# 晶圆与 Fab 制造全景

资料发布截止：2026-10-23。实际核读截至：2026-10-24。

覆盖制造功能链与代表性公开可核设施；资料截止日与实际核读日期分列。未披露良率不等于零。

本资料包含81个工艺与概念节点、36处设施、31条关系和130条来源。

分类树表示概念归属，不表示制造顺序或供货关系。晶圆制造、封装测试、产品设计与材料供应分别标注；计划、试产与量产保留原资料口径。

## 工艺与路线目录

- [晶圆与 Fab 制造全景](#node-manufacturing)

  - [Fab 与经营模式](#node-models)

    - [Fab：晶圆制造设施](#node-model-fab)

    - [Foundry：晶圆代工](#node-model-foundry)

    - [Fabless：设计与外包制造](#node-model-fabless)

    - [IDM：设计与制造结合](#node-model-idm)

    - [PDK、IP 与 EDA](#node-model-pdk)

    - [流片、回片与量产](#node-model-tapeout)

    - [良率：先明确分母](#node-model-yield)

  - [在晶圆上制造器件与电路](#node-wafer-fab)

    - [沉积：增加功能薄膜](#node-fab-deposition)

    - [光刻：定义图形](#node-fab-lithography)

    - [刻蚀：选择性移除材料](#node-fab-etch)

    - [掺杂、退火与材料修改](#node-fab-doping)

    - [互连与介质层](#node-fab-interconnect)

    - [CMP 与清洗](#node-fab-cmp)

    - [检测、量测与过程控制](#node-fab-control)

  - [封装、组装与测试](#node-packaging)

    - [晶圆测试与已知良好裸片](#node-package-die-test)

    - [芯粒、2.5D 与 3D 集成](#node-package-chiplets)

    - [成品、老化与系统级测试](#node-package-final-test)

    - [其他第三方如何参与](#node-support)

  - [空白硅片与衬底](#node-substrates)

    - [原料与提纯](#node-wafer-feedstock)

      - [石英／硅石](#node-wafer-quartz)

      - [冶金硅](#node-wafer-metallurgical)

      - [电子级多晶硅](#node-wafer-polysilicon)

    - [单晶生长](#node-wafer-crystal)

      - [CZ 直拉法](#node-wafer-cz)

        - [MCZ 磁场直拉](#node-wafer-mcz)

      - [FZ 区熔法](#node-wafer-fz)

    - [晶圆几何与表面加工](#node-wafer-forming)

      - [晶锭截断、定向与圆磨](#node-wafer-ingot)

      - [切片](#node-wafer-slice)

      - [倒角与边缘加工](#node-wafer-edge)

      - [研磨／磨削](#node-wafer-lap)

      - [化学腐蚀去损伤](#node-wafer-etch)

      - [CMP 镜面抛光](#node-wafer-polish)

      - [清洗、干燥与包装](#node-wafer-clean)

    - [抛光硅片](#node-wafer-polished)

    - [外延与工程衬底分支](#node-wafer-engineered)

      - [硅外延片](#node-wafer-epitaxy)

      - [SOI 绝缘体上硅](#node-wafer-soi)

        - [Smart Cut 层转移实例](#node-wafer-soi-transfer)

    - [InP、GaAs、SiC分别看](#node-wafer-other-materials)

    - [量测、分级与客户验收](#node-wafer-qualification)

  - [逻辑芯片与晶圆厂](#node-logic)

    - [从设计到制造](#node-logic-design)

    - [设计公司与Foundry](#node-logic-fabless)

    - [IDM与混合制造](#node-logic-idm)

      - [NVIDIA B200 GPU](#node-logic-nvidia-gpu)

      - [AMD EPYC 9755 / 9965](#node-logic-amd-cpu)

      - [AMD Instinct MI300X](#node-logic-amd-gpu)

      - [Intel Core Ultra芯粒路线](#node-logic-intel-tiles)

      - [Google TPU](#node-logic-tpu)

      - [AWS Trainium](#node-logic-trainium)

    - [实际逻辑Fab](#node-logic-foundry-facilities)

    - [良率的公开边界](#node-logic-yield)

  - [存储制造](#node-memory)

    - [SRAM](#node-memory-sram)

      - [CPU / GPU中的嵌入式SRAM](#node-memory-embedded-sram)

      - [独立SRAM产品](#node-memory-discrete-sram)

    - [DRAM晶圆制造](#node-memory-dram)

      - [DDR系列](#node-memory-ddr)

      - [LPDDR系列](#node-memory-lpddr)

      - [HBM](#node-memory-hbm)

    - [3D NAND晶圆制造](#node-memory-nand)

      - [阵列与CMOS分片加工、再键合](#node-memory-bonded-nand)

      - [NAND资产与品牌边界](#node-memory-nand-ownership)

  - [模拟、电源与光子制造](#node-specialty)

    - [模拟／混合信号IDM](#node-specialty-analog)

      - [BCD与高压模拟工艺](#node-specialty-bcd)

      - [特色工艺晶圆代工](#node-specialty-foundry)

    - [功率半导体](#node-specialty-power)

      - [SiC功率路线](#node-specialty-sic)

      - [GaN功率路线](#node-specialty-gan)

    - [光子Fab](#node-specialty-photonics)

      - [硅光代工](#node-specialty-silicon-photonics)

      - [InP激光器／光器件Fab](#node-specialty-inp)

      - [光源／PIC／EIC与封装的组合](#node-specialty-photonic-integration)

    - [怎样读Fab良率](#node-specialty-yield-boundary)

## 工艺、材料与制造门槛

<a id="node-manufacturing"></a>

### 晶圆与 Fab 制造全景

材料、设计、器件、电路与封装

路径：[晶圆与 Fab 制造全景](#node-manufacturing)

先区分制造什么，再看谁设计、谁制造、谁负责封装测试。工厂清单为公开可核的代表性设施。

**资料事实**：空白晶圆提供半导体基底；晶圆制造在其上形成器件与互连；封装测试把合格裸片组织为可连接、可验证的产品。 [2](#source-c-nist) [8](#source-c-process) [16](#source-c-amkor-package)

<a id="node-models"></a>

### Fab 与经营模式

谁拥有工厂，谁承担设计与制造

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [Fab 与经营模式](#node-models)

设施名称、企业经营模式与流片阶段属于不同维度。

**研究判断**：同一企业可以自有制造、外包部分产品并向外提供代工；不能把一个商业标签当成所有产品永远不变的生产分工。 [1](#source-c-fab) [10](#source-c-oip)

<a id="node-model-fab"></a>

### Fab：晶圆制造设施

Factory / fabrication facility

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [Fab 与经营模式](#node-models) → [Fab：晶圆制造设施](#node-model-fab)

通常指在晶圆上制造器件和电路的实体设施。

**资料事实**：Fab是制造设施；Foundry是提供代工服务的业务模式。前者可以属于Foundry，也可以属于生产自有产品的IDM。 [1](#source-c-fab)

#### 制造门槛与限制

- **设备之外还有过程能力**：判断能力还要明确工艺平台、产品认证、过程控制和可持续交付；一座厂房不能自动代表某节点或某产品已量产。 [1](#source-c-fab) [9](#source-c-kla)

<a id="node-model-foundry"></a>

### Foundry：晶圆代工

制造服务与工艺平台

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [Fab 与经营模式](#node-models) → [Foundry：晶圆代工](#node-model-foundry)

接受客户设计，按已支持的工艺制造晶圆。

**资料事实**：代工不只是接收一份图纸。设计要匹配工艺规则、可用IP和签核流程，客户、EDA/IP伙伴与制造方协同。 [10](#source-c-oip) [11](#source-c-eda)

<a id="node-model-fabless"></a>

### Fabless：设计与外包制造

无自有晶圆制造的设计模式

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [Fab 与经营模式](#node-models) → [Fabless：设计与外包制造](#node-model-fabless)

设计公司可以销售芯片或完整产品，并委托外部厂商制造。

**研究判断**：Fabless侧重芯片设计，把晶圆制造交给Foundry；这并不排除其负责固件、产品验证、封装方案或供应链管理。 [1](#source-c-fab) [10](#source-c-oip)

<a id="node-model-idm"></a>

### IDM：设计与制造结合

Integrated device manufacturer

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [Fab 与经营模式](#node-models) → [IDM：设计与制造结合](#node-model-idm)

拥有自有产品设计与晶圆制造能力。

**研究判断**：IDM可在自有Fab生产自家器件；实际产品仍可能采用外部IP、EDA和外包制造。看Samsung、Micron、Intel时，应分别检查产品、工艺和业务边界。 [1](#source-c-fab) [10](#source-c-oip)

<a id="node-model-pdk"></a>

### PDK、IP 与 EDA

设计进入特定工艺的接口

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [Fab 与经营模式](#node-models) → [PDK、IP 与 EDA](#node-model-pdk)

把电路意图变成符合制造约束的版图与签核数据。

**资料事实**：工艺设计套件PDK提供设计所需的规则和模型接口；IP提供可集成的电路模块，EDA执行设计、仿真和物理实现。制造生态中三者分工不同。 [10](#source-c-oip) [11](#source-c-eda)

#### 工艺与实现

- **第三方设计服务**：TSMC的Design Center/Value Chain等联盟说明，芯片品牌、设计实现服务商和最终Fab之间可以有其他参与者；合作不自动等于拥有工厂。 [10](#source-c-oip)

相关企业：[Synopsys](#company-synopsys)；[Cadence](#company-cadence)；[TSMC 台积电](#company-tsmc)

<a id="node-model-tapeout"></a>

### 流片、回片与量产

Tape-out 不是工厂名称

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [Fab 与经营模式](#node-models) → [流片、回片与量产](#node-model-tapeout)

完成设计签核、交付制造数据，与拿到合格芯片是不同阶段。

**研究判断**：流片通常指完成设计并交付制造所需版图数据；之后还要经历掩模、晶圆加工、测试与验证。回片是获得制造后的样片，不等于量产认证完成。 [11](#source-c-eda) [12](#source-c-mask) [15](#source-c-amkor)

<a id="node-model-yield"></a>

### 良率：先明确分母

工厂、节点、产品、阶段分别核对

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [Fab 与经营模式](#node-models) → [良率：先明确分母](#node-model-yield)

缺陷检测、可用裸片和最终合格产品不是同一个数。

**研究判断**：晶圆过程监控、裸片测试和封装成品测试对应不同阶段；比较良率前要写清产品、测试条件、期间和分母。公司级“改善”不能替代某厂某型号的百分比。 [9](#source-c-kla) [15](#source-c-amkor)

#### 制造门槛与限制

- **缺失值不是0%**：本页未取得具体厂/型号/期间的可比数字时明确保留未知；厂级良率与芯片设计、冗余、测试筛选和封装阶段有关，不能按制程名称统一填写。 [9](#source-c-kla) [15](#source-c-amkor)

<a id="node-wafer-fab"></a>

### 在晶圆上制造器件与电路

从空白基底到带图形的晶圆

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [在晶圆上制造器件与电路](#node-wafer-fab)

同一片晶圆反复经过成膜、图形转移、材料处理和检测。

材料：半导体基底；导体；绝缘介质；光刻胶与工艺化学品

**资料事实**：制造不是一次光刻：薄膜、光刻、刻蚀和材料修改会重复组合，形成器件与金属互连；材料、结构和步骤随产品平台不同。 [3](#source-c-chipmaking) [8](#source-c-process)

<a id="node-fab-deposition"></a>

### 沉积：增加功能薄膜

PVD / CVD / ALD

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [在晶圆上制造器件与电路](#node-wafer-fab) → [沉积：增加功能薄膜](#node-fab-deposition)

按器件需要增加导电、绝缘或半导体材料层。

材料：SiN等介质；铜/钨等导体；按工艺选择的前驱体

**资料事实**：PVD通过靶材物理输运沉积，CVD依靠前驱体反应，ALD以交替表面反应控制薄层。不同方法对覆盖、温度与材料有不同适配。 [5](#source-c-create)

#### 工艺与实现

- **可控的薄膜**：材料、温度、压力、等离子体和气体流量共同影响成膜；设备目录能力不能当成任一客户的生产配方。 [5](#source-c-create)

相关企业：[Applied Materials](#company-applied)；[Lam Research](#company-lam)

<a id="node-fab-lithography"></a>

### 光刻：定义图形

光刻胶、掩模、曝光与显影

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [在晶圆上制造器件与电路](#node-wafer-fab) → [光刻：定义图形](#node-fab-lithography)

把版图对应的图形转移到感光层，为后续加工定义区域。

材料：光刻胶；掩模/reticle；基底上的待加工薄膜

**资料事实**：曝光使光刻胶发生变化，显影后形成图形；真正移除下方材料通常由刻蚀完成。光刻机、掩模与光刻胶共同构成图形化接口。 [4](#source-c-litho) [3](#source-c-chipmaking)

#### 制造门槛与限制

- **对准和图形保真**：同一芯片多层图形必须对齐；光学、机械控制与计算补偿共同决定图形是否能被稳定制造。 [4](#source-c-litho)

相关企业：[ASML](#company-asml)

<a id="node-fab-etch"></a>

### 刻蚀：选择性移除材料

湿法 / 等离子体 / 选择性刻蚀

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [在晶圆上制造器件与电路](#node-wafer-fab) → [刻蚀：选择性移除材料](#node-fab-etch)

保留需要的形状，并尽量避免损伤邻近结构。

材料：反应气体/液体；导体或介质薄膜

**资料事实**：刻蚀要兼顾材料选择性、形状和损伤；导体与介质、平面与高深宽比结构使用的条件不同。先进逻辑与3D NAND不能直接套用同一刻蚀能力指标。 [6](#source-c-shape)

#### 制造门槛与限制

- **深宽比与选择性**：目标层与邻近材料的去除速率、孔洞轮廓及损伤需要共同控制；单项速度不足以说明合格器件产出。 [6](#source-c-shape)

相关企业：[Applied Materials](#company-applied)；[Lam Research](#company-lam)

<a id="node-fab-doping"></a>

### 掺杂、退火与材料修改

形成需要的电性与结构

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [在晶圆上制造器件与电路](#node-wafer-fab) → [掺杂、退火与材料修改](#node-fab-doping)

在特定区域引入元素，并用热处理等步骤调节材料。

材料：硼/砷等按器件选择的掺杂元素；半导体基底

**资料事实**：离子注入可精确引入掺杂元素；退火能修复部分注入损伤并调节材料。具体元素、剂量和温度取决于器件设计，不是整片统一变成同一种电性。 [7](#source-c-modify)

#### 制造门槛与限制

- **电性与热预算**：掺杂轮廓、晶格损伤及后续热处理会相互影响；需要满足器件性能与其他已形成结构的约束。 [7](#source-c-modify)

相关企业：[Applied Materials](#company-applied)

<a id="node-fab-interconnect"></a>

### 互连与介质层

器件之间的导线与隔离

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [在晶圆上制造器件与电路](#node-wafer-fab) → [互连与介质层](#node-fab-interconnect)

晶体管需要金属网络连接，也需要介质把不该相连的导体隔开。

材料：铜/钨等金属；氧化物/氮化物等介质；按平台选择的阻挡层

**资料事实**：金属化形成器件间电连接，导电层之外还需要阻挡层和绝缘材料。沉积、刻蚀和抛光组合构成多层互连；不能把“绝缘”理解为另放一片独立隔离芯片。 [8](#source-c-process) [5](#source-c-create)

相关企业：[Applied Materials](#company-applied)；[Lam Research](#company-lam)；[Entegris](#company-entegris)

<a id="node-fab-cmp"></a>

### CMP 与清洗

恢复可继续加工的表面

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [在晶圆上制造器件与电路](#node-wafer-fab) → [CMP 与清洗](#node-fab-cmp)

化学与机械作用移除目标材料；清洗减少残留与污染。

材料：抛光液；抛光垫；清洗化学品

**资料事实**：器件厂CMP对已有金属或介质层进行平坦化；硅片厂也会抛光空白片，但对象与目标不同。耗材和清洗需与目标材料及后续工序适配。 [6](#source-c-shape) [13](#source-c-materials)

#### 制造门槛与限制

- **平整而不破坏**：去除均匀性、表面缺陷和残留共同影响后续加工；不能用表面看起来光亮代替合格评价。 [6](#source-c-shape) [13](#source-c-materials)

相关企业：[Applied Materials](#company-applied)；[Entegris](#company-entegris)

<a id="node-fab-control"></a>

### 检测、量测与过程控制

在继续加工前发现偏差

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [在晶圆上制造器件与电路](#node-wafer-fab) → [检测、量测与过程控制](#node-fab-control)

以尺寸/薄膜量测和缺陷检测支持工艺反馈。

**资料事实**：KLA将缺陷检测、量测、化学过程控制等分为不同产品环节。过程监控能帮助发现问题，却不等于已经测得某颗芯片的最终合格率。 [9](#source-c-kla)

#### 制造门槛与限制

- **检测与电性验证互补**：工艺量测反映结构与过程，后续晶圆/封装测试判断功能与性能；两种结果不能互相替代。 [9](#source-c-kla) [15](#source-c-amkor)

<a id="node-packaging"></a>

### 封装、组装与测试

把合格裸片变成系统可用产品

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [封装、组装与测试](#node-packaging)

电路制造之后仍有连接、供电、散热、保护与验证任务。

**研究判断**：OSAT提供外包封装测试；Foundry与IDM也可能提供先进封装。芯片的晶圆制造方与封装方不必相同，具体委托要分别核对。 [16](#source-c-amkor-package) [14](#source-c-3dfabric)

<a id="node-package-die-test"></a>

### 晶圆测试与已知良好裸片

Wafer probe / die sort

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [封装、组装与测试](#node-packaging) → [晶圆测试与已知良好裸片](#node-package-die-test)

在投入后续组装前识别裸片的功能与性能。

**研究判断**：晶圆探针、成品测试、老化与系统级测试属于不同插入点；先进多裸片封装要管理不同芯片带入的风险，不能把测试通过率当作结构缺陷率。 [15](#source-c-amkor)

#### 工艺与实现

- **测试策略**：Amkor公开列出wafer probe、package test、burn-in和system-level test服务；具体测试覆盖和筛选条件由产品决定。 [15](#source-c-amkor)

相关企业：[Amkor](#company-amkor)

<a id="node-package-chiplets"></a>

### 芯粒、2.5D 与 3D 集成

不同芯片与工艺在封装中组合

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [封装、组装与测试](#node-packaging) → [芯粒、2.5D 与 3D 集成](#node-package-chiplets)

把逻辑、内存或其他功能芯片通过封装互连组织起来。

**研究判断**：TSMC 3DFabric包含SoIC、CoWoS、InFO等不同集成技术。使用先进封装不证明全部裸片来自同一制造方，也不能把HBM封装层数等同于NAND单片层数。 [14](#source-c-3dfabric)

#### 制造门槛与限制

- **互连与可测试性**：集成后的连接、电性与工作条件仍需验证；单颗合格裸片不自动保证整个组合合格。 [14](#source-c-3dfabric) [15](#source-c-amkor)

相关企业：[TSMC 台积电](#company-tsmc)；[Amkor](#company-amkor)

<a id="node-package-final-test"></a>

### 成品、老化与系统级测试

从封装产品到可交付芯片

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [封装、组装与测试](#node-packaging) → [成品、老化与系统级测试](#node-package-final-test)

检查组装后的功能、性能和可靠性。

材料：封装后的器件；测试载板/连接接口

**资料事实**：测试服务涵盖不同温度、功率和接口条件，仪器、探针/载板与测试程序共同构成验证能力；测试服务商与测试设备商是不同角色。 [15](#source-c-amkor)

相关企业：[Amkor](#company-amkor)

<a id="node-support"></a>

### 其他第三方如何参与

设备、材料、IP、EDA与设计服务

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [Fab 与经营模式](#node-models) → [其他第三方如何参与](#node-support)

芯片品牌与Fab之间，以及Fab内部，存在多个专业接口。

**研究判断**：IP和EDA进入设计实现，掩模进入图形转移，设备与化学材料执行制造，OSAT承担封装测试。合作或联盟证据只能支持所披露环节，不能自动画成指定产品供应关系。 [10](#source-c-oip) [12](#source-c-mask) [13](#source-c-materials) [15](#source-c-amkor)

相关企业：[ASML](#company-asml)；[Applied Materials](#company-applied)；[Lam Research](#company-lam)；[Synopsys](#company-synopsys)；[Cadence](#company-cadence)；[Entegris](#company-entegris)

<a id="node-substrates"></a>

### 空白硅片与衬底

先造出可用于电路制造的起始材料

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates)

从原料提纯、长晶到表面加工，再按应用选择工程衬底。

材料：Si；SiO₂

**资料事实**：硅衬底是制造器件的起点；晶圆厂随后在其上制造集成电路。抛光片、外延片与SOI具有不同结构。 [17](#source-w-01)

#### 工艺与实现

- **先分材料与器件**：一张镜面硅片不等于已经形成晶体管和金属互连。 [45](#source-w-29)

#### 制造门槛与限制

- **规格取决于用途**：材料纯度、晶体缺陷与表面状态需要共同满足器件工艺。 [17](#source-w-01)

相关企业：[信越化学／信越半导体](#company-shin-etsu)；[SUMCO](#company-sumco)；[环球晶 GlobalWafers](#company-globalwafers)；[Siltronic](#company-siltronic)；[SK siltron](#company-sk-siltron)

<a id="node-wafer-feedstock"></a>

### 原料与提纯

SiO₂ → 冶金Si → 电子级多晶Si

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [原料与提纯](#node-wafer-feedstock)

先改变化学成分，再降低杂质。

材料：SiO₂；C；Si；HCl；H₂

**资料事实**：从硅石还原取得硅金属，再制成高纯多晶硅；这与后续把多晶料长成单晶不同。 [17](#source-w-01)

#### 工艺与实现

- **两种任务**：还原去氧；化学提纯降低不需要的杂质。 [35](#source-w-19) [18](#source-w-02)

#### 制造门槛与限制

- **原料等级**：电子级与光伏级应核对各自规格，不能由总吨数直接互换。 [18](#source-w-02)

相关企业：[Wacker Chemie](#company-wacker)；[Hemlock Semiconductor](#company-hemlock)；[Tokuyama 德山](#company-tokuyama)

<a id="node-wafer-quartz"></a>

### 石英／硅石

天然原料不是可直接做芯片的硅

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [原料与提纯](#node-wafer-feedstock) → [石英／硅石](#node-wafer-quartz)

先识别二氧化硅与元素硅。

材料：SiO₂

**资料事实**：硅石主要含SiO₂；硅与氧化学结合，需先还原，不能把石英砂直接熔成电子级单晶硅。 [35](#source-w-19)

#### 工艺与实现

- **选料**：使用高纯硅石作硅片原料。 [17](#source-w-01)

#### 制造门槛与限制

- **尚非电子级**：还原之后仍需进一步化学提纯。 [35](#source-w-19)

<a id="node-wafer-metallurgical"></a>

### 冶金硅

碳还原得到硅金属

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [原料与提纯](#node-wafer-feedstock) → [冶金硅](#node-wafer-metallurgical)

去掉氧之后，仍需去除其他杂质。

材料：SiO₂；C；Si

**资料事实**：电炉内让硅石与碳反应去氧。官方工艺示例所得约98%纯硅，仍不能直接满足晶圆原料要求。 [35](#source-w-19)

#### 工艺与实现

- **进入化学提纯**：硅金属与HCl形成TCS，随后蒸馏分离杂质。 [18](#source-w-02)

#### 制造门槛与限制

- **杂质种类不同**：金属以及硼、磷等杂质需被进一步控制。 [18](#source-w-02)

相关企业：[Wacker Chemie](#company-wacker)

<a id="node-wafer-polysilicon"></a>

### 电子级多晶硅

化学提纯与重新沉积

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [原料与提纯](#node-wafer-feedstock) → [电子级多晶硅](#node-wafer-polysilicon)

作为后续单晶生长的原料。

材料：Si；TCS（三氯氢硅）；H₂

**资料事实**：Siemens法把提纯TCS送入反应器，在硅细棒上沉积多晶硅；半导体用途还有额外清洗要求。 [18](#source-w-02)

#### 工艺与实现

- **颗粒法是另一种制备方式**：REC历史FBR实例以热硅烷流化种粒、沉积增大后出料；该例为光伏级，不能自动视为电子级。 [51](#source-w-35)

#### 制造门槛与限制

- **逐元素控制**：关键杂质与分析方法要逐项核对，不能只比较一个纯度“N数”。 [50](#source-w-34)

相关企业：[Wacker Chemie](#company-wacker)；[Hemlock Semiconductor](#company-hemlock)；[Tokuyama 德山](#company-tokuyama)

<a id="node-wafer-crystal"></a>

### 单晶生长

选择晶体与电学特性

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [单晶生长](#node-wafer-crystal)

多晶原料经受控凝固形成统一晶向。

材料：电子级多晶Si；籽晶；掺杂剂

**资料事实**：CZ和FZ都可制备单晶硅；具体生长路线及掺杂由应用要求决定，不是先CZ再FZ。 [20](#source-w-04) [23](#source-w-07)

#### 工艺与实现

- **有意掺杂**：在高纯基体上按规格加入掺杂剂，设定导电类型与电阻率。 [19](#source-w-03)

#### 制造门槛与限制

- **均匀性**：晶体电阻率及其空间分布需要控制。 [23](#source-w-07)

相关企业：[信越化学／信越半导体](#company-shin-etsu)；[SUMCO](#company-sumco)；[Siltronic](#company-siltronic)；[PVA TePla](#company-pva-tepla)；[Ferrotec](#company-ferrotec)

<a id="node-wafer-cz"></a>

### CZ 直拉法

从坩埚熔液中提拉籽晶

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [单晶生长](#node-wafer-crystal) → [CZ 直拉法](#node-wafer-cz)

面向半导体硅晶体的一种工业路线。

材料：多晶Si；石英坩埚；籽晶；氩气

**资料事实**：高纯多晶硅在石英坩埚内熔化；籽晶接触熔液后旋转并缓慢上提，使晶体按籽晶取向凝固生长。 [28](#source-w-12)

#### 工艺与实现

- **控径与热场**：协调提拉速度、旋转与温度梯度以维持目标直径。 [28](#source-w-12)

#### 制造门槛与限制

- **稳定生长**：熔体对流、气流与冷却梯度都需持续监控。 [28](#source-w-12)

相关企业：[信越化学／信越半导体](#company-shin-etsu)；[SUMCO](#company-sumco)；[Siltronic](#company-siltronic)；[PVA TePla](#company-pva-tepla)；[Ferrotec](#company-ferrotec)

<a id="node-wafer-mcz"></a>

### MCZ 磁场直拉

在CZ基础上增加磁场控制

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [单晶生长](#node-wafer-crystal) → [CZ 直拉法](#node-wafer-cz) → [MCZ 磁场直拉](#node-wafer-mcz)

属于CZ分支，不是另一种衬底元素。

材料：Si熔液；籽晶

**研究判断**：MCZ在CZ长晶中施加磁场；相关研究关注磁场如何改变熔液流动与氧输运。 [19](#source-w-03) [36](#source-w-20)

#### 工艺与实现

- **磁场与熔体**：在原有热场和旋转条件外加入磁场这一控制量。 [19](#source-w-03) [36](#source-w-20)

#### 制造门槛与限制

- **需按条件评价**：磁场下的氧控制依赖耦合流动条件，不能仅凭磁场强度推定产品合格率。 [36](#source-w-20)

相关企业：[SUMCO](#company-sumco)

<a id="node-wafer-fz"></a>

### FZ 区熔法

小熔区移动，无石英坩埚

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [单晶生长](#node-wafer-crystal) → [FZ 区熔法](#node-wafer-fz)

常用于低氧、高电阻率硅。

材料：高纯多晶Si棒；籽晶；掺杂气体

**资料事实**：高频感应线圈局部熔化多晶硅棒，以下方籽晶形成单晶；上方供料维持熔区。 [29](#source-w-13)

#### 工艺与实现

- **低氧机制**：熔液不接触石英坩埚，减少来自坩埚的氧污染。 [29](#source-w-13)

#### 制造门槛与限制

- **电学均匀性**：高电阻率不够，还要控制径向电阻率分布。 [23](#source-w-07)

相关企业：[Siltronic](#company-siltronic)；[PVA TePla](#company-pva-tepla)；[中环领先](#company-zhonghuan-leading)

<a id="node-wafer-forming"></a>

### 晶圆几何与表面加工

圆柱晶锭变成合格圆片

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [晶圆几何与表面加工](#node-wafer-forming)

切片、倒角、研磨、腐蚀、抛光与清洗共同形成规格。

材料：单晶Si锭；磨料；化学品；超纯水

**资料事实**：切下的圆片仍有粗糙度和厚度差；需通过边缘及表面加工才能成为镜面抛光片。 [35](#source-w-19)

#### 工艺与实现

- **按产品配置**：加工步骤存在不同实现，研磨也可采用磨削替代。 [20](#source-w-04)

#### 制造门槛与限制

- **机械与化学协同**：成形必须兼顾平行度和加工损伤的去除。 [20](#source-w-04)

相关企业：[信越化学／信越半导体](#company-shin-etsu)；[SUMCO](#company-sumco)；[Siltronic](#company-siltronic)；[SK siltron](#company-sk-siltron)；[上海新昇](#company-shanghai-xinsheng)；[中环领先](#company-zhonghuan-leading)

<a id="node-wafer-ingot"></a>

### 晶锭截断、定向与圆磨

先整理晶体，再切成圆片

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [晶圆几何与表面加工](#node-wafer-forming) → [晶锭截断、定向与圆磨](#node-wafer-ingot)

确定可用晶段、直径及晶向标记。

材料：单晶Si锭

**资料事实**：晶锭按规格分段、测定晶向并圆磨；notch或flat可用作后续晶向定位标记。 [20](#source-w-04) [24](#source-w-08)

#### 工艺与实现

- **分段与定向**：对晶段检查，再加工目标外径与取向标记。 [24](#source-w-08)

#### 制造门槛与限制

- **晶体有可用范围**：电阻率、氧碳和晶体结构不合格的晶段不能只靠镜面加工修复。 [24](#source-w-08)

相关企业：[信越化学／信越半导体](#company-shin-etsu)；[SUMCO](#company-sumco)；[Siltronic](#company-siltronic)

<a id="node-wafer-slice"></a>

### 切片

从晶锭切出圆盘

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [晶圆几何与表面加工](#node-wafer-forming) → [切片](#node-wafer-slice)

这是材料切片，不是芯片电路完成后的切粒。

材料：单晶Si锭；切削介质；线锯

**资料事实**：内圆锯或线锯把单晶锭切成晶圆；切片需要保留后续加工余量。 [20](#source-w-04)

#### 工艺与实现

- **多线切割**：线网的间距与切割参数决定圆片厚度及双面平行度。 [20](#source-w-04)

#### 制造门槛与限制

- **切后仍待加工**：切削产生的表面粗糙和损伤，需在后续步骤处理。 [24](#source-w-08)

相关企业：[信越化学／信越半导体](#company-shin-etsu)；[SUMCO](#company-sumco)；[Siltronic](#company-siltronic)

<a id="node-wafer-edge"></a>

### 倒角与边缘加工

减少尖边与崩边风险

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [晶圆几何与表面加工](#node-wafer-forming) → [倒角与边缘加工](#node-wafer-edge)

处理圆片外周轮廓。

材料：Si圆片；磨具

**资料事实**：切片后用磨具修整边缘，减少尖锐边缘导致的崩边和裂纹风险。 [24](#source-w-08)

#### 工艺与实现

- **边缘形状**：边缘轮廓按客户规格加工。 [20](#source-w-04)

#### 制造门槛与限制

- **脆性材料**：表面合格不代表边缘无损伤；倒角需独立控制。 [24](#source-w-08)

相关企业：[信越化学／信越半导体](#company-shin-etsu)；[SUMCO](#company-sumco)；[Siltronic](#company-siltronic)

<a id="node-wafer-lap"></a>

### 研磨／磨削

先改善厚度与平行度

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [晶圆几何与表面加工](#node-wafer-forming) → [研磨／磨削](#node-wafer-lap)

粗加工与最后的镜面抛光不同。

材料：Si圆片；氧化铝等磨料

**资料事实**：双面研磨让晶圆两面更平行，并去除一部分切片损伤；某些流程改用磨削。 [20](#source-w-04)

#### 工艺与实现

- **双面加工**：晶圆夹在上下研磨盘间加工。 [24](#source-w-08)

#### 制造门槛与限制

- **余量匹配**：粗加工之后仍须去除残留损伤，不能把此时的平整当作最终表面质量。 [24](#source-w-08)

相关企业：[SUMCO](#company-sumco)；[Siltronic](#company-siltronic)；[信越化学／信越半导体](#company-shin-etsu)

<a id="node-wafer-etch"></a>

### 化学腐蚀去损伤

去除机械加工残留层

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [晶圆几何与表面加工](#node-wafer-forming) → [化学腐蚀去损伤](#node-wafer-etch)

这里主要处理整片表面，不是电路图形刻蚀。

材料：Si圆片；酸／碱药液

**资料事实**：机械加工后以酸性、碱性或组合化学工艺去除残余损伤层。 [20](#source-w-04)

#### 工艺与实现

- **去除受损材料**：通过化学反应去除切片及研磨造成的应力和结构损伤。 [24](#source-w-08)

#### 制造门槛与限制

- **不能只看外观**：损伤去除之后，还需要后续表面整理与清洗。 [24](#source-w-08)

相关企业：[SUMCO](#company-sumco)；[Siltronic](#company-siltronic)；[信越化学／信越半导体](#company-shin-etsu)

<a id="node-wafer-polish"></a>

### CMP 镜面抛光

化学与机械共同作用

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [晶圆几何与表面加工](#node-wafer-forming) → [CMP 镜面抛光](#node-wafer-polish)

形成适合后续电路工艺的表面。

材料：Si圆片；抛光垫；抛光液

**资料事实**：化学机械抛光改善硅片平坦度和表面质量；这一步与器件厂在多层电路间进行CMP的对象不同。 [21](#source-w-05) [52](#source-w-36)

#### 工艺与实现

- **胶体硅抛光**：典型硅片流程使用胶体二氧化硅进行机械化学抛光。 [19](#source-w-03)

#### 制造门槛与限制

- **多尺度表面要求**：平坦度、局部起伏与粗糙度应按不同空间尺度评价，不能以镜面外观替代量测。 [52](#source-w-36)

相关企业：[信越化学／信越半导体](#company-shin-etsu)；[SUMCO](#company-sumco)；[环球晶 GlobalWafers](#company-globalwafers)；[Siltronic](#company-siltronic)；[SK siltron](#company-sk-siltron)

<a id="node-wafer-clean"></a>

### 清洗、干燥与包装

控制最后的污染引入

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [晶圆几何与表面加工](#node-wafer-forming) → [清洗、干燥与包装](#node-wafer-clean)

清洗在流程中多次发生，末端还需密封保护。

材料：超纯水；清洗化学品；洁净包装

**资料事实**：硅片制造采用电子级化学品及高纯水；最终清洗后密封出货，避免表面重新污染。 [35](#source-w-19)

#### 工艺与实现

- **清洗并非只做一次**：切片、研磨和化学加工后有相应清洗，再进行末端检查。 [24](#source-w-08)

#### 制造门槛与限制

- **水与药液也会带来污染**：不能仅检查硅原料纯度，还要控制加工介质与表面。 [35](#source-w-19)

相关企业：[信越化学／信越半导体](#company-shin-etsu)；[SUMCO](#company-sumco)；[环球晶 GlobalWafers](#company-globalwafers)；[Siltronic](#company-siltronic)；[SK siltron](#company-sk-siltron)

<a id="node-wafer-polished"></a>

### 抛光硅片

可以交付的起始衬底

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [抛光硅片](#node-wafer-polished)

表面完成，不代表已经制成芯片。

材料：单晶Si

**资料事实**：抛光硅片可由CZ或FZ晶体制成，按应用选择掺杂；它可以直接交付，也可进入特殊加工分支。 [21](#source-w-05) [17](#source-w-01)

#### 工艺与实现

- **交给器件厂**：后续才是在衬底上形成有源器件及电路。 [35](#source-w-19) [45](#source-w-29)

#### 制造门槛与限制

- **验收有多个维度**：化学纯度、表面、晶体及电学指标需要分别检查。 [26](#source-w-10)

相关企业：[信越化学／信越半导体](#company-shin-etsu)；[SUMCO](#company-sumco)；[环球晶 GlobalWafers](#company-globalwafers)；[Siltronic](#company-siltronic)；[SK siltron](#company-sk-siltron)；[上海新昇](#company-shanghai-xinsheng)；[中环领先](#company-zhonghuan-leading)

<a id="node-wafer-engineered"></a>

### 外延与工程衬底分支

按器件需求选择附加结构

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [外延与工程衬底分支](#node-wafer-engineered)

外延片和SOI不是所有抛光片的共同下一站。

材料：抛光Si片；SiO₂

**资料事实**：厂商按客户用途对抛光片追加不同处理；外延片与SOI分别形成不同材料结构。 [19](#source-w-03)

#### 工艺与实现

- **分开理解结构**：外延增加单晶表层，SOI在器件硅层与支撑片间设置绝缘层。 [22](#source-w-06) [25](#source-w-09)

#### 制造门槛与限制

- **结构参数需匹配**：层厚、界面与电学性质需要结合用途指定。 [22](#source-w-06) [25](#source-w-09)

相关企业：[信越化学／信越半导体](#company-shin-etsu)；[SUMCO](#company-sumco)；[环球晶 GlobalWafers](#company-globalwafers)；[Soitec](#company-soitec)

<a id="node-wafer-epitaxy"></a>

### 硅外延片

在抛光衬底上生长单晶层

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [外延与工程衬底分支](#node-wafer-engineered) → [硅外延片](#node-wafer-epitaxy)

表层与支撑衬底可以有不同电学设计。

材料：抛光Si片；含硅前驱体

**资料事实**：在抛光Si表面沉积额外单晶Si层；外延层性质可与衬底分别设计。 [22](#source-w-06)

#### 工艺与实现

- **气相生长**：前驱体在加热晶片表面形成延续晶向的硅层。 [19](#source-w-03) [22](#source-w-06)

#### 制造门槛与限制

- **层的均匀性**：需控制外延厚度与电阻率分布，以及表面和晶体缺陷。 [22](#source-w-06) [27](#source-w-11)

相关企业：[信越化学／信越半导体](#company-shin-etsu)；[SUMCO](#company-sumco)；[环球晶 GlobalWafers](#company-globalwafers)；[Siltronic](#company-siltronic)；[SK siltron](#company-sk-siltron)；[上海新昇](#company-shanghai-xinsheng)

<a id="node-wafer-soi"></a>

### SOI 绝缘体上硅

薄硅层／埋氧层／支撑片

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [外延与工程衬底分支](#node-wafer-engineered) → [SOI 绝缘体上硅](#node-wafer-soi)

工程衬底的层结构，不是“另一种纯度”的硅。

材料：单晶Si；SiO₂；支撑片

**资料事实**：SOI在活性硅层与支撑片之间设置绝缘层；可通过氧化、晶圆键合及减薄等方法形成。 [19](#source-w-03) [25](#source-w-09)

#### 工艺与实现

- **结构分工**：上层硅用于器件，埋氧层提供隔离，底层提供支撑。 [25](#source-w-09)

#### 制造门槛与限制

- **层厚与界面**：转移层、绝缘层的均匀性和键合界面要满足对应应用。 [25](#source-w-09)

相关企业：[Soitec](#company-soitec)；[信越化学／信越半导体](#company-shin-etsu)；[SUMCO](#company-sumco)；[环球晶 GlobalWafers](#company-globalwafers)

<a id="node-wafer-soi-transfer"></a>

### Smart Cut 层转移实例

注入、键合、分离与表面修复

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [外延与工程衬底分支](#node-wafer-engineered) → [SOI 绝缘体上硅](#node-wafer-soi) → [Smart Cut 层转移实例](#node-wafer-soi-transfer)

SOI的一种工业制备路线。

材料：供体Si片；支撑Si片；轻离子

**资料事实**：Smart Cut结合轻离子注入和分子键合，把薄单晶层转移到另一支撑片。 [25](#source-w-09)

#### 工艺与实现

- **控制转移深度**：注入能量影响转移层厚度；转移后的供体经表面修复可再次使用。 [25](#source-w-09)

#### 制造门槛与限制

- **非无限复用**：需检查转移层及键合界面；供体再用还包含表面修复步骤。 [25](#source-w-09)

相关企业：[Soitec](#company-soitec)

<a id="node-wafer-other-materials"></a>

### InP、GaAs、SiC分别看

不能套用同一套硅长晶配方

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [InP、GaAs、SiC分别看](#node-wafer-other-materials)

圆形晶圆形态相似，成分、缺陷与用途却不同。

材料：InP；GaAs；SiC

**资料事实**：InP/GaAs是III-V化合物；SiC是碳化硅。它们与元素Si不同，衬底仍不是完成的激光器或功率芯片。 [33](#source-w-17) [34](#source-w-18)

#### 工艺与实现

- **对应不同长晶路线**：AXT列示InP/GaAs的VGF；SK资料列示SiC的PVT，不能全部画为硅CZ流程。 [33](#source-w-17) [34](#source-w-18) [37](#source-w-21)

#### 制造门槛与限制

- **验收对象不同**：SiC外延需控制层厚、掺杂和缺陷，不能借用硅片合格率。 [34](#source-w-18)

相关企业：[AXT](#company-axt)；[SK siltron](#company-sk-siltron)；[PVA TePla](#company-pva-tepla)

<a id="node-wafer-qualification"></a>

### 量测、分级与客户验收

把“亮镜面”变成可核规格

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [空白硅片与衬底](#node-substrates) → [量测、分级与客户验收](#node-wafer-qualification)

材料和表面的不同问题需不同测量。

材料：硅片；检测标准样品

**研究判断**：厂商分别测量氧碳、表面状态与电阻率；空白／未图形化晶圆缺陷检测还用于出厂及来料质量控制。 [26](#source-w-10) [27](#source-w-11)

#### 工艺与实现

- **按缺陷与用途分类**：检测、计数和归类缺陷，以监控过程偏移；不能由一项检测数直接推导最终芯片良率。 [27](#source-w-11)

#### 制造门槛与限制

- **数值需要分母**：谈良率需指明基地、产品、期间及合格判据；认证或产能不构成同一分母。 [26](#source-w-10) [27](#source-w-11)

相关企业：[环球晶 GlobalWafers](#company-globalwafers)；[KLA](#company-kla)；[信越化学／信越半导体](#company-shin-etsu)；[SUMCO](#company-sumco)；[Siltronic](#company-siltronic)；[SK siltron](#company-sk-siltron)

<a id="node-logic"></a>

### 逻辑芯片与晶圆厂

按具体产品、芯粒、工艺和厂区逐层核对

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [逻辑芯片与晶圆厂](#node-logic)

CPU、GPU与专用AI加速器都是逻辑产品；设计者、晶圆制造者和封装整合者可能不同。

材料：硅基集成电路

**资料事实**：台积电按客户提供的电路设计制造硅晶圆；Intel则同时拥有内部制造与外部代工合作。 [66](#source-l-tsmc-20f) [59](#source-l-intel-idm)

#### 工艺与实现

- **沿制造层级展开**：先选择产品，再分辨计算/I/O芯粒、制造工艺和封装；厂区清单只有在存在直接披露时才与具体产品相连。 [54](#source-l-amd-epyc-arch) [61](#source-l-intel-lunar)

#### 制造门槛与限制

- **工艺名字不足以确定产地**：节点或封装技术的名称不能单独证明某款产品来自哪座厂；产品代工关系与设施能力分别记录。 [66](#source-l-tsmc-20f) [53](#source-l-nvidia-b200)

相关企业：[NVIDIA](#company-nvidia)；[AMD](#company-amd)；[Intel](#company-intel)；[Google Cloud](#company-google)；[AWS](#company-aws)

<a id="node-logic-design"></a>

### 从设计到制造

电路功能、晶圆工艺与封装是不同层次

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [逻辑芯片与晶圆厂](#node-logic) → [从设计到制造](#node-logic-design)

设计定义运算与互连；制造工艺将电路做进晶圆；封装把合格裸片与其他部件接起来。

**资料事实**：Lunar Lake由两个tile经Foveros连接，并把内存放入封装；因此一个处理器封装不等于一块单片裸片。 [61](#source-l-intel-lunar)

#### 工艺与实现

- **分清die与package**：MI300X的计算与I/O分在不同裸片上，再通过垂直堆叠形成产品。读规格时需要保留这个边界。 [58](#source-l-amd-cdna3)

#### 制造门槛与限制

- **同名产品也要保留部件粒度**：仅一个Lithography字段不足以给CPU中的所有tile分配相同制程。 [60](#source-l-intel-handbook) [61](#source-l-intel-lunar)

相关企业：[Intel](#company-intel)；[AMD](#company-amd)

<a id="node-logic-fabless"></a>

### 设计公司与Foundry

外包制造也要逐产品核对

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [逻辑芯片与晶圆厂](#node-logic) → [设计公司与Foundry](#node-logic-fabless)

芯片品牌通常不是Fab的所有者；同一设计公司也可在不同产品与时期使用不同制造伙伴。

材料：硅基集成电路

**资料事实**：AMD披露高性能计算晶圆由TSMC制造，同时保留GF等其他产品制造安排；不能把整个AMD目录画成同一节点。 [56](#source-l-amd-10k)

#### 工艺与实现

- **产品级连线**：B200的TSMC 4NP关系有NVIDIA直接披露；Google或AWS只披露节点时，不能靠同行产品推填制造商。 [53](#source-l-nvidia-b200) [62](#source-l-tpu-v4) [64](#source-l-aws-trn3)

#### 制造门槛与限制

- **封装合作的证据边界**：TSMC 2022年公告确认Trainium的CoWoS合作，但这不直接证明Trainium3的晶圆代工厂。 [65](#source-l-tsmc-aws-cowos)

相关企业：[NVIDIA](#company-nvidia)；[AMD](#company-amd)

<a id="node-logic-idm"></a>

### IDM与混合制造

有自有Fab仍可外包某些芯粒

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [逻辑芯片与晶圆厂](#node-logic) → [IDM与混合制造](#node-logic-idm)

IDM描述设计与制造的组织能力；它并不保证每款产品的每块裸片都在自有工厂生产。

材料：硅基集成电路

**资料事实**：Intel在2021年为Meteor Lake披露的计划是Intel 4计算tile与TSMC制造的部分支持tile组合；这篇计划公告不能独自证明后续全部tile的交付。 [59](#source-l-intel-idm)

#### 工艺与实现

- **内部工艺＋外部tile＋先进封装**：Intel的模块化方案允许不同节点的tile经自身封装技术组合。 [59](#source-l-intel-idm)

#### 制造门槛与限制

- **研发厂、量产厂和计划厂不同**：D1X的High-NA验证、Fab 34高量产和Ohio放缓建设分别属于不同状态，不能合成现役产能。 [71](#source-l-intel-d1x) [70](#source-l-intel-fab34) [68](#source-l-intel-10k)

相关企业：[Intel](#company-intel)

<a id="node-logic-nvidia-gpu"></a>

### NVIDIA B200 GPU

TSMC 4NP；双裸片统一为一个GPU

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [逻辑芯片与晶圆厂](#node-logic) → [设计公司与Foundry](#node-logic-fabless) → [NVIDIA B200 GPU](#node-logic-nvidia-gpu)

用B200观察大规模逻辑裸片与封装协同；这里的路线不代表所有NVIDIA GPU。

材料：硅基集成电路

**资料事实**：NVIDIA在2024年Blackwell发布中披露定制TSMC 4NP，以及两块GPU裸片通过片间链路组成统一GPU。 [53](#source-l-nvidia-b200)

#### 工艺与实现

- **跨裸片互连**：拆成两块裸片后仍要提供足够的片间带宽和一致的软件使用方式；这是封装与架构共同承担的任务。 [53](#source-l-nvidia-b200)

#### 制造门槛与限制

- **不能由节点反推Fab**：已知TSMC 4NP不等于已知具体工厂；所引产品公告没有逐Fab分配。 [53](#source-l-nvidia-b200)

相关企业：[NVIDIA](#company-nvidia)

<a id="node-logic-amd-cpu"></a>

### AMD EPYC 9755 / 9965

Zen 5与Zen 5c使用不同CCD节点

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [逻辑芯片与晶圆厂](#node-logic) → [设计公司与Foundry](#node-logic-fabless) → [AMD EPYC 9755 / 9965](#node-logic-amd-cpu)

EPYC 9005是混合多裸片CPU；先确认型号采用哪类CCD，再理解计算与I/O的工艺拆分。

材料：硅基集成电路

**资料事实**：9755为128核Zen 5，9965为192核Zen 5c；架构文档分别给出4nm与3nm CCD，I/O die为6nm。 [55](#source-l-amd-epyc-sku) [54](#source-l-amd-epyc-arch)

**资料事实**：AMD披露7nm及以下CPU/GPU产品聚焦TSMC工艺；这是制造商证据，具体芯粒节点另由架构文档支持。 [56](#source-l-amd-10k)

#### 工艺与实现

- **计算与I/O分别选工艺**：不必把整颗CPU都迁移到最小节点；EPYC把计算核心和I/O分开演进。 [54](#source-l-amd-epyc-arch)

#### 制造门槛与限制

- **核心数不是裸片数**：SKU的核心数量、CCD类型与每片启用资源不能互相替代；不要仅从192核推算全部封装细节。 [55](#source-l-amd-epyc-sku) [54](#source-l-amd-epyc-arch)

相关企业：[AMD](#company-amd)

<a id="node-logic-amd-gpu"></a>

### AMD Instinct MI300X

TSMC 5nm XCD＋6nm I/O die

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [逻辑芯片与晶圆厂](#node-logic) → [设计公司与Foundry](#node-logic-fabless) → [AMD Instinct MI300X](#node-logic-amd-gpu)

计算和数据搬运采用不同裸片，再与HBM通过先进封装组成加速器。

材料：硅基集成电路

**资料事实**：MI300X采用8个计算XCD与4个IOD；白皮书将XCD和IOD分别对应TSMC 5nm与6nm。 [58](#source-l-amd-cdna3) [57](#source-l-amd-mi300x)

#### 工艺与实现

- **3D异构整合**：XCD垂直堆叠在IOD上；HBM、计算和I/O属于同一封装中的不同部件。 [58](#source-l-amd-cdna3)

#### 制造门槛与限制

- **多层制造需要分别验证**：不能把5nm当作HBM或所有I/O的制程，也不能把完整加速器的良率等同于某一块裸片良率。 [58](#source-l-amd-cdna3)

相关企业：[AMD](#company-amd)

<a id="node-logic-intel-tiles"></a>

### Intel Core Ultra芯粒路线

155H与288V不能一概标成Intel自制

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [逻辑芯片与晶圆厂](#node-logic) → [IDM与混合制造](#node-logic-idm) → [Intel Core Ultra芯粒路线](#node-logic-intel-tiles)

Meteor Lake与Lunar Lake展示了Intel不同代CPU的制造组合。

材料：硅基集成电路

**资料事实**：2026年Intel手册将Core Ultra 7 155H列为Meteor Lake、Intel 4，将Core Ultra 9 288V列为Lunar Lake、TSMC N3B。 [60](#source-l-intel-handbook)

**资料事实**：Intel在2021年计划中将Meteor Lake计算tile交给Intel 4、部分支持tile交给TSMC；Lunar Lake的后续架构资料说明两个tile和Foveros组合。 [59](#source-l-intel-idm) [61](#source-l-intel-lunar)

#### 工艺与实现

- **型号与架构交叉阅读**：手册的Lithography是一行产品字段；其TSMC N3B记录支持288V采用外部先进工艺，不能补写另一tile也为N3B。 [60](#source-l-intel-handbook) [61](#source-l-intel-lunar)

#### 制造门槛与限制

- **节点名与厂名分开**：Intel 4不是Fab 4；TSMC N3B也不是厂址。没有逐产品工厂披露时，不把手册连向某一座Fab。 [60](#source-l-intel-handbook) [70](#source-l-intel-fab34)

相关企业：[Intel](#company-intel)

<a id="node-logic-tpu"></a>

### Google TPU

已知节点；未披露制造方保留未知

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [逻辑芯片与晶圆厂](#node-logic) → [设计公司与Foundry](#node-logic-fabless) → [Google TPU](#node-logic-tpu)

TPU是Google专用AI处理器路线；合作方、制造节点、晶圆工厂要分别确认。

材料：硅基集成电路

**资料事实**：Google作者的ISCA 2023论文Table 4列TPU v4为7nm、2020年生产部署；所核论文没有点名晶圆代工方。 [62](#source-l-tpu-v4)

**资料事实**：Broadcom于2026-04-06披露为Google未来TPU代际开发与供应的协议，未在该协议披露foundry或厂区。 [63](#source-l-broadcom-google)

#### 工艺与实现

- **未来代际协议单独建边**：Google—Broadcom连线表示已披露的开发/供应合作，不追溯作为TPU v4晶圆制造证据。 [63](#source-l-broadcom-google)

#### 制造门槛与限制

- **不以供应商身份代替Fab披露**：TPU v4的晶圆制造商、具体厂区和可比较良率在这组直接来源中仍未知。 [62](#source-l-tpu-v4) [63](#source-l-broadcom-google)

相关企业：[Google Cloud](#company-google)；[Broadcom 博通](#company-broadcom)

<a id="node-logic-trainium"></a>

### AWS Trainium

Trainium3节点与历史CoWoS合作分开

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [逻辑芯片与晶圆厂](#node-logic) → [设计公司与Foundry](#node-logic-fabless) → [AWS Trainium](#node-logic-trainium)

Annapurna Labs为AWS设计芯片；不同代际的晶圆与封装证据不可混用。

材料：硅基集成电路

**资料事实**：AWS于2025-12-02宣布Trn3 UltraServers GA，并称Trainium3是其首款3nm AI芯片；该公告没有点名晶圆制造方。 [64](#source-l-aws-trn3)

**资料事实**：TSMC 2022年公告中的AWS引述确认当时Trainium采用双方合作的CoWoS封装并进入生产。 [65](#source-l-tsmc-aws-cowos)

#### 工艺与实现

- **区分节点与封装**：3nm描述Trainium3的工艺；CoWoS描述2022公告所述Trainium的封装合作，两条信息不可直接拼成同一代产品的完整制造链。 [64](#source-l-aws-trn3) [65](#source-l-tsmc-aws-cowos)

#### 制造门槛与限制

- **GA不等于完整BOM公开**：云实例已经GA仍可能没有公开晶圆厂、封装厂区或供应份额；缺口保留为未披露。 [64](#source-l-aws-trn3)

相关企业：[AWS](#company-aws)

<a id="node-logic-foundry-facilities"></a>

### 实际逻辑Fab

12个具名厂区/产线代表；非全球穷举

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [逻辑芯片与晶圆厂](#node-logic) → [实际逻辑Fab](#node-logic-foundry-facilities)

Fab是物理制造设施；foundry是承接客户电路制造的业务关系。设施能力不能自动证明某款CPU或GPU在该厂制造。

**资料事实**：台积电2025年20-F分别列出Fab 15、16、18、21；厂号、地点、晶圆尺寸与量产工艺是独立字段。 [66](#source-l-tsmc-20f)

**资料事实**：TSMC Arizona第一厂已N4量产；第二厂N3在所引里程碑中仍以2027下半年为目标。 [67](#source-l-tsmc-arizona)

#### 工艺与实现

- **成熟逻辑工艺仍是逻辑Fab**：UMC台南Fab 12A的14/28nm和GF Malta的12LP也是逻辑制造路线，不能因节点数字较大就划成存储厂。 [74](#source-l-umc-12a) [76](#source-l-gf-12lp)

#### 制造门槛与限制

- **计划与在营分开**：Intel 2025年报说明Ohio建设放缓，德国晶圆厂和波兰封测扩建计划终止；这些计划不计入下方在营代表。 [68](#source-l-intel-10k)

相关企业：[UMC 联华电子](#company-umc)

<a id="node-logic-yield"></a>

### 良率的公开边界

未披露不写百分比；利用率也不是良率

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [逻辑芯片与晶圆厂](#node-logic) → [良率的公开边界](#node-logic-yield)

良率需要明确工厂、产品、工艺、时期和测试阶段，才能形成可比较数字。

**公司表述**：AMD说明生产缺陷可能导致裸片测试不通过，小裸片筛选后才组合成处理器；这没有提供任何厂级百分比。 [54](#source-l-amd-epyc-arch)

**研究判断**：以下12个设施的所列来源均未披露可按同一厂、产品、时期比较的良率数值，因此统一标为not-disclosed。 [66](#source-l-tsmc-20f) [68](#source-l-intel-10k) [72](#source-l-samsung-v1) [74](#source-l-umc-12a) [76](#source-l-gf-12lp) [78](#source-l-smic-annual)

#### 工艺与实现

- **分开统计层级**：晶圆上合格裸片、封装通过率与最终系统测试通过率分属不同阶段；多裸片结构尤其不宜用一个传闻百分比概括。 [54](#source-l-amd-epyc-arch) [58](#source-l-amd-cdna3)

#### 制造门槛与限制

- **产能利用率不能代替良率**：SMIC年报单列产能利用率；它衡量产能使用，不能作为某款芯片良率。 [78](#source-l-smic-annual)

<a id="node-memory"></a>

### 存储制造

电路单元、阵列工艺与封装分开看

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [存储制造](#node-memory)

SRAM、DRAM与NAND共享硅基制造基础，但单元、外围电路与系统角色不同。

材料：硅（Si）

**资料事实**：SRAM主要用于处理器缓存；DRAM面向工作内存；NAND面向掉电保持的存储。 [80](#source-s-ms-ram)

相关企业：[Samsung](#company-samsung)；[SK hynix](#company-sk-hynix)；[Micron](#company-micron)；[长鑫存储 CXMT](#company-cxmt)；[长江存储 YMTC](#company-ymtc)；[Kioxia 铠侠](#company-kioxia)；[Sandisk](#company-sandisk)；[Solidigm](#company-solidigm)

<a id="node-memory-sram"></a>

### SRAM

多晶体管静态存储单元

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [存储制造](#node-memory) → [SRAM](#node-memory-sram)

缓存不是独立DRAM晶圆工艺的同义词。

材料：硅（Si）

**资料事实**：SRAM在供电时不需周期刷新，通常集成于处理器作为高速缓存；也存在独立芯片产品。 [80](#source-s-ms-ram) [82](#source-s-ms-gsi)

#### 工艺与实现

- **存储宏与编译器**：存储IP按容量、端口、速度和功耗配置宏，必须适配具体foundry工艺。 [81](#source-s-ms-memory-ip)

#### 制造门槛与限制

- **低压与统计变化**：同一宏要覆盖工艺、电压和温度角落；测试与冗余修复帮助筛除或修复失效。 [81](#source-s-ms-memory-ip)

相关企业：[Synopsys](#company-synopsys)；[TSMC 台积电](#company-tsmc)；[Samsung](#company-samsung)；[Infineon](#company-infineon)；[GSI Technology](#company-gsi-technology)

<a id="node-memory-embedded-sram"></a>

### CPU / GPU中的嵌入式SRAM

设计商＋存储IP＋逻辑代工协同

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [存储制造](#node-memory) → [SRAM](#node-memory-sram) → [CPU / GPU中的嵌入式SRAM](#node-memory-embedded-sram)

由芯片设计商确定缓存架构，IP及代工流程共同实现，不另列成“CPU专用DRAM厂”。

材料：硅（Si）

**研究判断**：处理器缓存的SRAM通常随逻辑芯片实现；设计团队可使用自研宏或代工工艺匹配的存储IP。此处是角色归纳，未指定某CPU/GPU采用哪家IP。 [80](#source-s-ms-ram) [81](#source-s-ms-memory-ip)

#### 工艺与实现

- **工艺匹配**：Synopsys公开提供面向TSMC、Samsung、Intel及GF等平台的嵌入式存储IP；目录能力不等于具名客户采用。 [81](#source-s-ms-memory-ip)

#### 制造门槛与限制

- **面积、时序和功耗共同收敛**：高密度与高速宏是不同选项；不能只用逻辑节点名称推断缓存面积、最低工作电压或良率。 [81](#source-s-ms-memory-ip)

相关企业：[NVIDIA](#company-nvidia)；[AMD](#company-amd)；[Intel](#company-intel)；[Synopsys](#company-synopsys)；[TSMC 台积电](#company-tsmc)；[Samsung](#company-samsung)；[GlobalFoundries](#company-globalfoundries)

<a id="node-memory-discrete-sram"></a>

### 独立SRAM产品

产品厂商也可以没有自己的晶圆厂

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [存储制造](#node-memory) → [SRAM](#node-memory-sram) → [独立SRAM产品](#node-memory-discrete-sram)

GSI是设计与销售独立SRAM的实际例子，不宜把“独立SRAM厂”都理解为自有Fab。

材料：硅（Si）

**资料事实**：GSI FY2026披露其SRAM晶圆全部由TSMC制造，主要SRAM采用130/90/65/40nm工艺。 [82](#source-s-ms-gsi)

#### 工艺与实现

- **Master die**：共用主裸片与后续金属化、封装及测试配置形成不同产品，降低重复掩膜成本。 [82](#source-s-ms-gsi)

#### 制造门槛与限制

- **代工容量与认证**：GSI按采购订单取得晶圆，供应容量与后段测试配合决定交付，产品公司不等于自有晶圆厂。 [82](#source-s-ms-gsi)

相关企业：[GSI Technology](#company-gsi-technology)；[TSMC 台积电](#company-tsmc)；[Infineon](#company-infineon)

<a id="node-memory-dram"></a>

### DRAM晶圆制造

1T1C阵列＋外围CMOS

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [存储制造](#node-memory) → [DRAM晶圆制造](#node-memory-dram)

缩小单元同时维持电容、漏电与刷新要求，和逻辑晶体管微缩的目标不同。

材料：硅（Si）；高介电常数绝缘材料；金属电极

**资料事实**：DRAM典型单元由一个晶体管和一个电容构成，需要周期刷新。 [80](#source-s-ms-ram)

**公司表述**：长鑫公布G5采用四重曝光并提高电容深宽比；这些是公司平台描述，不是某厂区良率认证。 [91](#source-s-ms-cxmt-g5)

#### 工艺与实现

- **阵列与电容共同微缩**：长鑫G5将阵列有源区半间距与高深宽比电容、HKMG等工艺配合，尺寸指标需要保留其定义。 [91](#source-s-ms-cxmt-g5)

#### 制造门槛与限制

- **电荷保持与制造窗口**：缩小几何尺寸仍须保证可区分的电荷和刷新条件；材料、界面及电容形貌不能只靠曝光节点概括。 [80](#source-s-ms-ram) [91](#source-s-ms-cxmt-g5)

相关企业：[Samsung](#company-samsung)；[SK hynix](#company-sk-hynix)；[Micron](#company-micron)；[长鑫存储 CXMT](#company-cxmt)

<a id="node-memory-ddr"></a>

### DDR系列

外部工作内存接口与产品族

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [存储制造](#node-memory) → [DRAM晶圆制造](#node-memory-dram) → [DDR系列](#node-memory-ddr)

DDR4/DDR5是DRAM产品代际，不能直接对应单一晶圆线宽。

材料：硅（Si）

**资料事实**：Samsung、SK hynix、Micron和长鑫均公开DDR产品或商业化记录；具体代际与量产厂区应分别核对。 [80](#source-s-ms-ram) [86](#source-s-ms-sk-stack) [89](#source-s-ms-micron26) [90](#source-s-ms-cxmt)

#### 工艺与实现

- **接口与阵列分层**：DDR5接口和DRAM制造节点分列；接口名称不能替代工艺。 [89](#source-s-ms-micron26)

#### 制造门槛与限制

- **不要跨用产品与厂区证据**：公司产品与具体基地产品组合须分别举证。 [89](#source-s-ms-micron26) [90](#source-s-ms-cxmt)

相关企业：[Samsung](#company-samsung)；[SK hynix](#company-sk-hynix)；[Micron](#company-micron)；[长鑫存储 CXMT](#company-cxmt)

<a id="node-memory-lpddr"></a>

### LPDDR系列

低功耗DRAM，不等于小型NAND

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [存储制造](#node-memory) → [DRAM晶圆制造](#node-memory-dram) → [LPDDR系列](#node-memory-lpddr)

手机和部分AI服务器均可使用LPDDR，目标是带宽、功耗与封装约束的平衡。

材料：硅（Si）

**资料事实**：Samsung、SK hynix、Micron及长鑫公开LPDDR产品；长鑫于2026-09-20宣布G5 24Gb LPDDR5X量产。 [83](#source-s-ms-samsung-p2) [86](#source-s-ms-sk-stack) [89](#source-s-ms-micron26) [91](#source-s-ms-cxmt-g5)

#### 工艺与实现

- **晶圆节点与封装规格分列**：LPDDR5X仍须分列DRAM节点、容量和封装。 [91](#source-s-ms-cxmt-g5) [89](#source-s-ms-micron26)

#### 制造门槛与限制

- **比较时保留产品条件**：应并列容量、速率、功耗与测试条件；只凭LPDDR名称或DRAM线宽，无法比较整套产品。 [91](#source-s-ms-cxmt-g5) [89](#source-s-ms-micron26)

相关企业：[Samsung](#company-samsung)；[SK hynix](#company-sk-hynix)；[Micron](#company-micron)；[长鑫存储 CXMT](#company-cxmt)

<a id="node-memory-hbm"></a>

### HBM

DRAM核心裸片＋TSV＋底座＋先进封装

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [存储制造](#node-memory) → [DRAM晶圆制造](#node-memory-dram) → [HBM](#node-memory-hbm)

HBM是堆叠DRAM架构与集成流程，不是替换硅的新晶圆材料。

材料：硅（Si）；铜互连；封装填充材料

**资料事实**：HBM利用TSV垂直连接DRAM核心裸片与底座；Samsung、SK hynix和Micron公开供应HBM产品。 [85](#source-s-ms-sk-tsmc) [84](#source-s-ms-samsung-hbm4) [89](#source-s-ms-micron26)

#### 工艺与实现

- **核心DRAM与逻辑底座分工**：SK hynix与TSMC合作HBM4底座及CoWoS；Micron披露其HBM4核心与底座自研自制。 [85](#source-s-ms-sk-tsmc) [89](#source-s-ms-micron26)

- **堆叠连接与填充**：SK hynix的MR-MUF用回流连接凸点，再用EMC填充芯片间隙，以兼顾连接、耐久与散热。 [88](#source-s-ms-sk-muf)

#### 制造门槛与限制

- **封装也会约束出货**：层数增加时互连与散热需要同步改进；DRAM晶圆开工量不能直接当作合格HBM堆栈出货量。 [88](#source-s-ms-sk-muf) [85](#source-s-ms-sk-tsmc)

相关企业：[Samsung](#company-samsung)；[SK hynix](#company-sk-hynix)；[Micron](#company-micron)；[TSMC 台积电](#company-tsmc)

<a id="node-memory-nand"></a>

### 3D NAND晶圆制造

多层存储阵列＋外围逻辑

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [存储制造](#node-memory) → [3D NAND晶圆制造](#node-memory-nand)

NAND阵列层数、每单元位数、接口及SSD控制器分别核对。

材料：硅（Si）；电荷存储介质；金属互连

**资料事实**：YMTC、Kioxia/Sandisk、Micron、Samsung及SK hynix公开NAND业务；SSD还包含控制器、固件和其他系统部件。 [92](#source-s-ms-ymtc) [94](#source-s-ms-k2) [89](#source-s-ms-micron26) [86](#source-s-ms-sk-stack) [130](#source-s-ms-samsung-nand)

#### 工艺与实现

- **层数与外围布局**：Micron历史232层CuA产品把CMOS置于阵列下方；这是原理例子，不作为其2026最高代际。 [99](#source-s-ms-micron-cua)

#### 制造门槛与限制

- **多层数不等于相同比特成本**：外围面积、plane并行度与产品规格也影响密度和性能；只比层数会漏掉这些条件。 [99](#source-s-ms-micron-cua)

相关企业：[Samsung](#company-samsung)；[SK hynix](#company-sk-hynix)；[Micron](#company-micron)；[长江存储 YMTC](#company-ymtc)；[Kioxia 铠侠](#company-kioxia)；[Sandisk](#company-sandisk)；[Solidigm](#company-solidigm)

<a id="node-memory-bonded-nand"></a>

### 阵列与CMOS分片加工、再键合

Xtacking 与 CBA是不同公司的具体实现

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [存储制造](#node-memory) → [3D NAND晶圆制造](#node-memory-nand) → [阵列与CMOS分片加工、再键合](#node-memory-bonded-nand)

把外围与存储阵列的工艺优化分开，再以高密度连接组合。

材料：硅（Si）；金属互连

**资料事实**：YMTC Xtacking公开将外围与阵列分开加工再连接；Kioxia/Sandisk第8及第10代采用CBA。 [93](#source-s-ms-xtacking) [94](#source-s-ms-k2)

#### 工艺与实现

- **独立工艺窗口**：阵列与外围不必在同一晶圆流程中同时承受所有工艺条件，再通过键合互连组合。 [93](#source-s-ms-xtacking)

#### 制造门槛与限制

- **两类晶圆与连接必须同时合格**：分片加工增加连接与对准要求；该因果归纳不等于掌握其实际键合良率。 [93](#source-s-ms-xtacking) [94](#source-s-ms-k2)

相关企业：[长江存储 YMTC](#company-ymtc)；[Kioxia 铠侠](#company-kioxia)；[Sandisk](#company-sandisk)

<a id="node-memory-nand-ownership"></a>

### NAND资产与品牌边界

Kioxia–Sandisk合资 ≠ Solidigm

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [存储制造](#node-memory) → [3D NAND晶圆制造](#node-memory-nand) → [NAND资产与品牌边界](#node-memory-nand-ownership)

共同研发、工厂运营、产品销售及历史母公司应分开标注。

材料：硅（Si）

**资料事实**：Kioxia与Sandisk共同研发投资，Kioxia Iwate运营北上；2026合资协议延至2034年底。 [95](#source-s-ms-jv) [94](#source-s-ms-k2)

**资料事实**：Sandisk于2025-02-24从Western Digital分拆；Solidigm源自SK hynix收购的Intel SSD业务，Intel于2025-03-27完成NAND交易第二阶段。 [96](#source-s-ms-sandisk-split) [98](#source-s-ms-solidigm) [97](#source-s-ms-intel-nand)

#### 工艺与实现

- **合资不等于品牌合并**：双方的技术开发与资本投入可共同完成，但终端SSD品牌、控制器及销售仍需按产品主体核对。 [95](#source-s-ms-jv) [96](#source-s-ms-sandisk-split)

#### 制造门槛与限制

- **不可按旧股权画供应链**：不能继续把Sandisk当前NAND合资写成Western Digital业务，也不能将Intel列为仍独立经营同一NAND晶圆业务。 [96](#source-s-ms-sandisk-split) [97](#source-s-ms-intel-nand)

相关企业：[Kioxia 铠侠](#company-kioxia)；[Sandisk](#company-sandisk)；[Western Digital](#company-western-digital)；[SK hynix](#company-sk-hynix)；[Solidigm](#company-solidigm)；[Intel](#company-intel)

<a id="node-specialty"></a>

### 模拟、电源与光子制造

器件物理决定工艺目标

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [模拟、电源与光子制造](#node-specialty)

耐压、精度、热与光学性能往往比单一逻辑线宽更能解释制造路线。

材料：硅（Si）；碳化硅（SiC）；氮化镓（GaN）；磷化铟（InP）

**研究判断**：BCD将模拟、数字与功率器件集成；光子工艺还需实现调制、探测、光源及耦合等功能，不能全部按先进逻辑节点排序。 [109](#source-s-ms-st-bcd) [118](#source-s-ms-gf-fotonix) [124](#source-s-ms-lite-eml)

相关企业：[Texas Instruments](#company-texas-instruments)；[Analog Devices](#company-analog-devices)；[Infineon](#company-infineon)；[STMicroelectronics](#company-stmicroelectronics)；[onsemi](#company-onsemi)；[GlobalFoundries](#company-globalfoundries)；[Tower Semiconductor](#company-tower)；[Lumentum](#company-lumentum)；[Coherent](#company-coherent)

<a id="node-specialty-analog"></a>

### 模拟／混合信号IDM

自有Fab与外包可同时存在

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [模拟、电源与光子制造](#node-specialty) → [模拟／混合信号IDM](#node-specialty-analog)

TI、ADI、Infineon、ST与onsemi具有自有制造，仍可使用外部晶圆或封测容量。

材料：硅（Si）

**资料事实**：TI选择性使用外部foundry与分包；ADI公开TSMC/JASM长期容量合作。 [102](#source-s-ms-ti-ar) [104](#source-s-ms-adi-tsmc)

**资料事实**：Infineon公开foundry/OSAT伙伴及Amkor后段合作；ST及onsemi也披露外部晶圆和封测供应商。 [108](#source-s-ms-ifx-manufacturing) [107](#source-s-ms-ifx-amkor) [111](#source-s-ms-st-outsourcing) [113](#source-s-ms-on-ar)

#### 工艺与实现

- **自厂保留差异化工艺**：自有工艺与外部容量可按技术、交期及资本效率组合；ADI的Limerick流程与JASM合作是两个不同证据范围。 [103](#source-s-ms-adi-pcn) [104](#source-s-ms-adi-tsmc)

#### 制造门槛与限制

- **迁厂需要产品认证**：ADI PCN列出受影响型号、生效时间和资格验证。公司拥有第二座厂并不代表任一产品可立即无条件转产。 [103](#source-s-ms-adi-pcn)

相关企业：[Texas Instruments](#company-texas-instruments)；[Analog Devices](#company-analog-devices)；[Infineon](#company-infineon)；[STMicroelectronics](#company-stmicroelectronics)；[onsemi](#company-onsemi)

<a id="node-specialty-bcd"></a>

### BCD与高压模拟工艺

Bipolar＋CMOS＋DMOS

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [模拟、电源与光子制造](#node-specialty) → [模拟／混合信号IDM](#node-specialty-analog) → [BCD与高压模拟工艺](#node-specialty-bcd)

同片兼顾模拟精度、数字控制和功率驱动，电压等级与隔离方式需一起看。

材料：硅（Si）；SOI（部分路线）

**资料事实**：BCD把双极、CMOS和DMOS器件置于同一硅片流程，分别承担模拟、数字与功率功能。 [109](#source-s-ms-st-bcd)

#### 工艺与实现

- **按电压与集成度选平台**：ST公开不同电压、SOI及高密度平台；同一BCD标签下存在不同器件与工艺组合。 [109](#source-s-ms-st-bcd)

#### 制造门槛与限制

- **不能按最小线宽单独排名**：耐压、隔离和功率器件要求可能改变面积与流程；应在相同电压和应用条件比较。 [109](#source-s-ms-st-bcd)

相关企业：[STMicroelectronics](#company-stmicroelectronics)；[Texas Instruments](#company-texas-instruments)；[Infineon](#company-infineon)；[华虹半导体](#company-hua-hong)；[中芯国际](#company-smic)；[Tower Semiconductor](#company-tower)

<a id="node-specialty-foundry"></a>

### 特色工艺晶圆代工

华虹／中芯等提供平台，不等于模拟品牌

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [模拟、电源与光子制造](#node-specialty) → [模拟／混合信号IDM](#node-specialty-analog) → [特色工艺晶圆代工](#node-specialty-foundry)

代工平台能力、研发阶段与具名客户订单分开。

材料：硅（Si）

**资料事实**：华虹2025年报披露90nm BCD稳定量产及BCD+eFlash；中芯2024年报把低压BCD量产与90nm BCD研发阶段分别披露。 [115](#source-s-ms-hh-bcd) [116](#source-s-ms-smic-bcd)

#### 工艺与实现

- **设计支持与工艺迭代**：PDK、模型和器件族使客户完成设计导入；发布PDK、试产与稳定量产属于不同阶段。 [116](#source-s-ms-smic-bcd) [115](#source-s-ms-hh-bcd)

#### 制造门槛与限制

- **无证据不补客户边**：不能由华虹或中芯提供BCD推断其代工TI、ADI或某款PMIC；本图不建立这些未经披露的订单关系。 [115](#source-s-ms-hh-bcd) [116](#source-s-ms-smic-bcd)

相关企业：[华虹半导体](#company-hua-hong)；[中芯国际](#company-smic)；[Tower Semiconductor](#company-tower)；[GlobalFoundries](#company-globalfoundries)

<a id="node-specialty-power"></a>

### 功率半导体

Si、SiC、GaN按器件和系统条件选择

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [模拟、电源与光子制造](#node-specialty) → [功率半导体](#node-specialty-power)

材料、外延、器件结构与封装共同决定开关损耗和系统可用性。

材料：硅（Si）；碳化硅（SiC）；氮化镓（GaN）

**研究判断**：Infineon同时布局Si、SiC、GaN；不同材料面向不同电压、频率、成本及散热要求，并非全面替代关系。 [105](#source-s-ms-ifx-villach)

#### 工艺与实现

- **按功能分工**：控制与驱动IC、分立开关和功率模块是不同产品层；不能把模块总成数量当作晶圆产能。 [109](#source-s-ms-st-bcd) [112](#source-s-ms-st-catania)

#### 制造门槛与限制

- **材料提升不免除制造验证**：晶体、外延、器件与封装都需质量控制；材料名称本身不能证明可靠性或交付规模。 [114](#source-s-ms-on-sic) [112](#source-s-ms-st-catania)

相关企业：[Infineon](#company-infineon)；[STMicroelectronics](#company-stmicroelectronics)；[onsemi](#company-onsemi)；[Texas Instruments](#company-texas-instruments)

<a id="node-specialty-sic"></a>

### SiC功率路线

长晶／衬底→外延→器件→模块

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [模拟、电源与光子制造](#node-specialty) → [功率半导体](#node-specialty-power) → [SiC功率路线](#node-specialty-sic)

SiC晶锭厂、SiC晶圆器件厂和模块厂是不同工序。

材料：碳化硅（SiC）；SiC外延层

**资料事实**：onsemi披露Hudson生长SiC晶锭，后续外延和器件流程在制造网络完成；ST Catania规划把衬底至模块流程集中。 [113](#source-s-ms-on-ar) [112](#source-s-ms-st-catania)

#### 工艺与实现

- **晶体至器件反馈**：在衬底上生长薄外延层，再进行器件加工；onsemi描述外延前后缺陷扫描和器件可靠性测试。 [114](#source-s-ms-on-sic)

#### 制造门槛与限制

- **缺陷与界面控制**：外延前后缺陷筛查与栅氧可靠性测试需要贯穿器件制造；垂直整合本身不提供具体厂区的良率百分比。 [114](#source-s-ms-on-sic)

相关企业：[onsemi](#company-onsemi)；[STMicroelectronics](#company-stmicroelectronics)；[Infineon](#company-infineon)

<a id="node-specialty-gan"></a>

### GaN功率路线

GaN-on-Si与大直径流程集成

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [模拟、电源与光子制造](#node-specialty) → [功率半导体](#node-specialty-power) → [GaN功率路线](#node-specialty-gan)

GaN是有源材料，硅可作为承载衬底；300mm不表示整片为块体GaN单晶。

材料：GaN外延层；硅基底（GaN-on-Si路线）

**公司表述**：ST公开GaN-on-silicon制造方向；Infineon于2024在Villach建立300mm GaN试验流程，2026资料自述首批客户产品于2025年10月推出。 [110](#source-s-ms-st-network) [106](#source-s-ms-ifx-gan) [105](#source-s-ms-ifx-villach)

#### 工艺与实现

- **设备兼容与规模化**：Infineon借用既有300mm硅制造设备与经验，减少新平台导入负担；仍需独立的GaN工艺和验证。 [106](#source-s-ms-ifx-gan)

#### 制造门槛与限制

- **区分技术里程碑和产能**：试验晶圆、首批客户产品和大规模产能是不同指标；资料未给出本厂具体GaN产品的可比良率。 [106](#source-s-ms-ifx-gan) [105](#source-s-ms-ifx-villach)

相关企业：[Infineon](#company-infineon)；[STMicroelectronics](#company-stmicroelectronics)；[onsemi](#company-onsemi)

<a id="node-specialty-photonics"></a>

### 光子Fab

硅光、III-V光源与电芯片协同

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [模拟、电源与光子制造](#node-specialty) → [光子Fab](#node-specialty-photonics)

硅光代工和InP器件制造承担不同工序；光模块组装不等于晶圆制造。

材料：硅（Si）；磷化铟（InP）；硅氮化物（SiN）

**资料事实**：GF与Tower公开提供硅光工艺平台。 [118](#source-s-ms-gf-fotonix) [120](#source-s-ms-tower-ar)

**资料事实**：Lumentum与Coherent公开InP晶圆制造。 [124](#source-s-ms-lite-eml) [127](#source-s-ms-cohr-inp)

**资料事实**：TSMC与Intel披露硅光集成路线，具体成熟阶段须分别核对。 [122](#source-s-ms-tsmc-coupe) [123](#source-s-ms-intel-oci)

相关企业：[GlobalFoundries](#company-globalfoundries)；[Tower Semiconductor](#company-tower)；[TSMC 台积电](#company-tsmc)；[Intel](#company-intel)；[Lumentum](#company-lumentum)；[Coherent](#company-coherent)

<a id="node-specialty-silicon-photonics"></a>

### 硅光代工

波导、调制、探测及电光集成

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [模拟、电源与光子制造](#node-specialty) → [光子Fab](#node-specialty-photonics) → [硅光代工](#node-specialty-silicon-photonics)

PIC工艺平台、电子IC与最终光引擎封装不必在同一晶圆流程。

材料：硅（Si）；SiN（部分耦合器）；金属互连

**资料事实**：GF Fotonix可选光子＋RF CMOS或仅光子流程。 [118](#source-s-ms-gf-fotonix)

**资料事实**：Tower年报将Fab3的SiPho列为工厂平台。 [120](#source-s-ms-tower-ar)

**资料事实**：TSMC于2026公告COUPE on substrate的当年生产计划，尚不能当作完成回执。 [122](#source-s-ms-tsmc-coupe)

**资料事实**：Intel的2024 OCI公告明确为原型。 [123](#source-s-ms-intel-oci)

#### 工艺与实现

- **PDK与三维连接**：GF公开调制器、耦合器及PIC TSV选项，支持EIC与PIC堆叠；这些是平台能力，不是每位客户的实际用法。 [118](#source-s-ms-gf-fotonix)

#### 制造门槛与限制

- **光纤连接与封装窗口**：GF讨论可拆卸光纤连接和TSV，说明制造验收需要跨越晶圆器件及封装接口；不将演示视为客户批量部署。 [118](#source-s-ms-gf-fotonix)

相关企业：[GlobalFoundries](#company-globalfoundries)；[Tower Semiconductor](#company-tower)；[TSMC 台积电](#company-tsmc)；[Intel](#company-intel)；[Ayar Labs](#company-ayar)

<a id="node-specialty-inp"></a>

### InP激光器／光器件Fab

III-V外延＋器件＋光学筛选

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [模拟、电源与光子制造](#node-specialty) → [光子Fab](#node-specialty-photonics) → [InP激光器／光器件Fab](#node-specialty-inp)

InP光源工艺不是常规硅逻辑foundry工艺的直接替代。

材料：InP；III-V有源外延材料

**资料事实**：Lumentum说明EML在同一InP芯片集成DFB激光器与EAM；Coherent公开Sherman 150mm InP量产平台。 [124](#source-s-ms-lite-eml) [129](#source-s-ms-cohr-nist)

#### 工艺与实现

- **光源与调制器集成**：DFB提供光载波，EAM控制吸收来调制；EML与给硅光供光的CW激光器是不同产品角色。 [124](#source-s-ms-lite-eml) [127](#source-s-ms-cohr-inp)

#### 制造门槛与限制

- **外延、热与批次一致性**：多阶段外延需控制杂质及晶体缺陷；高速运行的热变化会影响波长和消光比，晶圆扩径仍需保持这些指标。 [124](#source-s-ms-lite-eml)

相关企业：[Lumentum](#company-lumentum)；[Coherent](#company-coherent)

<a id="node-specialty-photonic-integration"></a>

### 光源／PIC／EIC与封装的组合

外置光源与片上集成并存

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [模拟、电源与光子制造](#node-specialty) → [光子Fab](#node-specialty-photonics) → [光源／PIC／EIC与封装的组合](#node-specialty-photonic-integration)

共封装说明器件靠近，并不自动说明它们由同一种材料、同一晶圆制造。

材料：硅（Si）；InP；金属互连与封装材料

**资料事实**：Intel展示PIC与EIC组合的OCI原型；Lumentum外置激光路线将激光器从最热封装环境分离。两者不是同一制造架构。 [123](#source-s-ms-intel-oci) [126](#source-s-ms-lite-els)

#### 工艺与实现

- **按成熟度读路线图**：Lumentum UHP平台已生产，但2026展示的八波长DWDM ELSFP计划2027上半年初始可供；不能把平台成熟度迁移给新模块。 [126](#source-s-ms-lite-els)

#### 制造门槛与限制

- **维护性与热控制**：外置可插拔光源可独立维护；集成路径则需要PIC/EIC与封装共同验证，不存在只靠一个Fab解决所有问题的证据。 [126](#source-s-ms-lite-els) [123](#source-s-ms-intel-oci)

相关企业：[Intel](#company-intel)；[Lumentum](#company-lumentum)；[GlobalFoundries](#company-globalfoundries)；[Tower Semiconductor](#company-tower)；[TSMC 台积电](#company-tsmc)

<a id="node-specialty-yield-boundary"></a>

### 怎样读Fab良率

限定厂区、产品、期间与分母

路径：[晶圆与 Fab 制造全景](#node-manufacturing) → [模拟、电源与光子制造](#node-specialty) → [怎样读Fab良率](#node-specialty-yield-boundary)

本图不从节点名称、晶圆直径或定性“良率改善”推算量产良率。

**研究判断**：CXMT的DPW提升、GF的调制器良率改善描述，以及Infineon的晶圆与首批产品里程碑，都没有给出可直接比较的具体厂区产品良率百分比。 [91](#source-s-ms-cxmt-g5) [118](#source-s-ms-gf-fotonix) [105](#source-s-ms-ifx-villach)

#### 工艺与实现

- **分清测试关口**：ST把晶圆电测分选、切割封装与最终测试分列；判断合格数量必须注明测试阶段。 [111](#source-s-ms-st-outsourcing)

#### 制造门槛与限制

- **不可交换指标**：利用率、裸片数、认证通过与可靠性失效统计不是同一个分母。未披露时保留not-disclosed。 [111](#source-s-ms-st-outsourcing) [103](#source-s-ms-adi-pcn) [91](#source-s-ms-cxmt-g5)

## 代表性设施

<a id="facility-package-amkor-atc"></a>

### Amkor ATC1 – Shanghai

运营／所有者：Amkor。地点：中国上海。类别：packaging。

材料：加工后的半导体晶圆/裸片；封装与测试材料依产品而定

流程：晶圆探针、film-frame、成品、老化与系统级测试；厂区目录列Flip Chip/WLCSP等封装

产品：汽车、消费、工业、通信产品

**官网列示营运基地**：截至核读日官网列出该基地及服务范围；不按目录推定任何指定AI芯片客户或产能利用率。 [15](#source-c-amkor)

**良率（not-disclosed）**：所列官网未给出该厂/具体产品/期间的可比良率数值；不填0%或公司级外推值。 [15](#source-c-amkor)

相关工艺：[封装、组装与测试](#node-packaging)；[晶圆测试与已知良好裸片](#node-package-die-test)；[成品、老化与系统级测试](#node-package-final-test)

企业索引：[Amkor](#company-amkor)

厂区依据：[15](#source-c-amkor)

<a id="facility-package-amkor-atp"></a>

### Amkor ATP P3/P4

运营／所有者：Amkor。地点：菲律宾Biñan, Laguna。类别：packaging。

材料：加工后的半导体晶圆/裸片；封装与测试材料依产品而定

流程：先进封装、MEMS/传感器制造支持；P4晶圆探针与成品测试

产品：电源、微控制器、MEMS等产品

**官网列示营运基地**：截至核读日官网列出该基地及服务范围；不按目录推定任何指定AI芯片客户或产能利用率。 [15](#source-c-amkor)

**良率（not-disclosed）**：所列官网未给出该厂/具体产品/期间的可比良率数值；不填0%或公司级外推值。 [15](#source-c-amkor)

相关工艺：[封装、组装与测试](#node-packaging)；[晶圆测试与已知良好裸片](#node-package-die-test)；[成品、老化与系统级测试](#node-package-final-test)

企业索引：[Amkor](#company-amkor)

厂区依据：[15](#source-c-amkor)

<a id="facility-wafer-fac-shirakawa"></a>

### 白河工厂

运营／所有者：信越半导体株式会社（信越化学旗下）。地点：日本福岛县西白河郡西乡村小田仓字大平150。类别：substrate。

材料：Si

流程：单晶生长；硅片加工；外延

产品：硅单晶；抛光硅片；外延硅片；厂史明确300mm生产节点

**官方列示生产**：现行厂介列示从单晶至抛光/外延一贯生产；厂史记载300mm生产，不补推2026产能。 [38](#source-w-22)

**良率（not-disclosed）**：所列基地资料未给出特定产品、期间和统计分母一致的数值良率。 [38](#source-w-22)

相关工艺：[CZ 直拉法](#node-wafer-cz)；[抛光硅片](#node-wafer-polished)；[硅外延片](#node-wafer-epitaxy)

企业索引：[信越化学／信越半导体](#company-shin-etsu)

厂区依据：[38](#source-w-22)

<a id="facility-wafer-fac-nagahama"></a>

### 九州事业所长浜工厂

运营／所有者：SUMCO CORPORATION。地点：日本佐贺县伊万里市东山代町长浜826-1。类别：substrate。

材料：Si

流程：硅片设计、开发与制造

产品：半导体硅片；厂级直径及抛光/外延细分未披露

**官方列示生产**：2025年度厂区资料仍列示硅片制造；产品直径和类型不套用集团目录。 [40](#source-w-24)

**良率（not-disclosed）**：所列基地资料未给出特定产品、期间和统计分母一致的数值良率。 [39](#source-w-23) [40](#source-w-24)

相关工艺：[晶圆几何与表面加工](#node-wafer-forming)

企业索引：[SUMCO](#company-sumco)

厂区依据：[39](#source-w-23) [40](#source-w-24)

<a id="facility-wafer-fac-gwa-sherman"></a>

### GWA Sherman基地

运营／所有者：GlobalWafers America, LLC（环球晶旗下）。地点：美国Texas州Sherman。类别：substrate。

材料：Si

流程：硅片制造；抛光；外延

产品：300mm抛光硅片；300mm外延硅片

**认证与爬坡**：2026-08-04公告称获多家Tier-1客户资格，扩建基地持续爬坡；不是满产证明。 [42](#source-w-26)

**良率（not-disclosed）**：所列基地资料未给出特定产品、期间和统计分母一致的数值良率。 [41](#source-w-25) [42](#source-w-26)

相关工艺：[抛光硅片](#node-wafer-polished)；[硅外延片](#node-wafer-epitaxy)

企业索引：[环球晶 GlobalWafers](#company-globalwafers)

厂区依据：[41](#source-w-25) [42](#source-w-26)

<a id="facility-wafer-fac-memc-stpeters"></a>

### St. Peters基地

运营／所有者：MEMC LLC（环球晶旗下）。地点：美国Missouri州St. Peters，501 Pearl Drive。类别：substrate。

材料：Si；SiO₂

流程：SOI衬底制造

产品：200mm SOI；300mm SOI，包括RF-SOI及硅光用途

**新线逐步量产**：2026-08-04公告称新12英寸SOI线的RF-SOI和硅光产品逐步进入量产，不外推为全部型号满产。 [42](#source-w-26)

**良率（not-disclosed）**：所列基地资料未给出特定产品、期间和统计分母一致的数值良率。 [41](#source-w-25) [42](#source-w-26)

相关工艺：[SOI 绝缘体上硅](#node-wafer-soi)

企业索引：[环球晶 GlobalWafers](#company-globalwafers)

厂区依据：[41](#source-w-25) [42](#source-w-26)

<a id="facility-wafer-fac-portland"></a>

### Portland基地

运营／所有者：Siltronic Corporation。地点：美国Oregon州Portland，7200 N.W. Front Avenue。类别：substrate。

材料：Si

流程：晶圆加工；抛光；外延

产品：200mm抛光硅片；200mm外延硅片

**官方列示生产**：厂级页面明确生产200mm抛光/外延片；晶体来自德国基地，不把此厂画成含长晶的完整链。 [43](#source-w-27)

**良率（not-disclosed）**：所列基地资料未给出特定产品、期间和统计分母一致的数值良率。 [43](#source-w-27)

相关工艺：[晶圆几何与表面加工](#node-wafer-forming)；[抛光硅片](#node-wafer-polished)；[硅外延片](#node-wafer-epitaxy)

企业索引：[Siltronic](#company-siltronic)

厂区依据：[43](#source-w-27)

<a id="facility-wafer-fac-gumi3"></a>

### Gumi Plant 3

运营／所有者：SK siltron Co., Ltd.。地点：韩国庆尚北道龟尾市132-11, 3gongdan 3-ro。类别：substrate。

材料：Si

流程：300mm长晶；300mm晶圆加工；200/300mm外延

产品：300mm硅片；200mm及300mm外延硅片

**官方列示生产**：厂级目录列示上述工序与尺寸；未把最新扩建线的认证或达产状态另作推定。 [44](#source-w-28) [45](#source-w-29)

**良率（not-disclosed）**：所列基地资料未给出特定产品、期间和统计分母一致的数值良率。 [44](#source-w-28) [45](#source-w-29)

相关工艺：[单晶生长](#node-wafer-crystal)；[晶圆几何与表面加工](#node-wafer-forming)；[硅外延片](#node-wafer-epitaxy)

企业索引：[SK siltron](#company-sk-siltron)

厂区依据：[44](#source-w-28) [45](#source-w-29)

<a id="facility-wafer-fac-xinsheng"></a>

### 临港基地

运营／所有者：上海新昇半导体科技有限公司。地点：中国上海市临港新片区云水路1000号。类别：substrate。

材料：Si

流程：300mm单晶拉制；切磨抛；外延

产品：300mm抛光硅片；300mm外延硅片

**历史量产已披露**：2021年官方项目验收记录称已实现产业化量产；不把当时产能当作2026实际产能。 [47](#source-w-31)

**良率（not-disclosed）**：所列基地资料未给出特定产品、期间和统计分母一致的数值良率。 [46](#source-w-30) [47](#source-w-31)

相关工艺：[CZ 直拉法](#node-wafer-cz)；[晶圆几何与表面加工](#node-wafer-forming)；[抛光硅片](#node-wafer-polished)；[硅外延片](#node-wafer-epitaxy)

企业索引：[上海新昇](#company-shanghai-xinsheng)

厂区依据：[46](#source-w-30) [47](#source-w-31)

<a id="facility-wafer-fac-yixing"></a>

### 江苏宜兴基地

运营／所有者：中环领先半导体科技股份有限公司。地点：中国江苏省宜兴经济技术开发区腾飞路8号。类别：substrate。

材料：Si

流程：200/300mm半导体硅片研发与规模制造

产品：200/300mm半导体硅片；300mm集成电路用抛光片；外延型号和厂级量产拆分未披露

**规模制造／扩产另有规划**：官网列示规模制造及2020年300mm抛光片量产；70万片/月仍标规划，不当作实际在产量。 [48](#source-w-32)

**良率（not-disclosed）**：所列基地资料未给出特定产品、期间和统计分母一致的数值良率。 [48](#source-w-32) [49](#source-w-33)

相关工艺：[抛光硅片](#node-wafer-polished)；[晶圆几何与表面加工](#node-wafer-forming)

企业索引：[中环领先](#company-zhonghuan-leading)

厂区依据：[48](#source-w-32) [49](#source-w-33)

<a id="facility-logic-fab-tsmc-15"></a>

### Fab 15

运营／所有者：TSMC。地点：中国台湾台中，中部科学园区。类别：logic。

材料：硅晶圆

流程：12英寸晶圆；7nm（2025年末量产工艺表）

产品：客户集成电路；未在本来源逐产品分厂

**已运营**：20-F列为2026-02-28在营；2012年开始商业生产。 [66](#source-l-tsmc-20f)

**良率（not-disclosed）**：所列官方资料未给出该厂、具体产品及对应时期的可比较良率数值。 [66](#source-l-tsmc-20f)

相关工艺：[实际逻辑Fab](#node-logic-foundry-facilities)；[良率的公开边界](#node-logic-yield)

企业索引：[TSMC 台积电](#company-tsmc)

厂区依据：[66](#source-l-tsmc-20f)

<a id="facility-logic-fab-tsmc-18"></a>

### Fab 18

运营／所有者：TSMC。地点：中国台湾台南，南部科学园区。类别：logic。

材料：硅晶圆

流程：12英寸晶圆；3nm（2025年末量产工艺表）

产品：客户集成电路；未在本来源逐产品分厂

**已运营**：20-F列为2026-02-28在营；2020年开始商业生产。 [66](#source-l-tsmc-20f)

**良率（not-disclosed）**：所列官方资料未给出该厂、具体产品及对应时期的可比较良率数值。 [66](#source-l-tsmc-20f)

相关工艺：[实际逻辑Fab](#node-logic-foundry-facilities)；[良率的公开边界](#node-logic-yield)

企业索引：[TSMC 台积电](#company-tsmc)

厂区依据：[66](#source-l-tsmc-20f)

<a id="facility-logic-fab-tsmc-16"></a>

### Fab 16

运营／所有者：TSMC。地点：中国江苏南京。类别：logic。

材料：硅晶圆

流程：12英寸晶圆；16nm（2025年末量产工艺表）

产品：客户集成电路；未在本来源逐产品分厂

**已运营**：20-F列为2026-02-28在营；2018年开始商业生产。 [66](#source-l-tsmc-20f)

**良率（not-disclosed）**：所列官方资料未给出该厂、具体产品及对应时期的可比较良率数值。 [66](#source-l-tsmc-20f)

相关工艺：[实际逻辑Fab](#node-logic-foundry-facilities)；[良率的公开边界](#node-logic-yield)

企业索引：[TSMC 台积电](#company-tsmc)

厂区依据：[66](#source-l-tsmc-20f)

<a id="facility-logic-fab-tsmc-21-first"></a>

### Fab 21 第一厂

运营／所有者：TSMC Arizona。地点：美国Arizona，Phoenix。类别：logic。

材料：硅晶圆

流程：12英寸晶圆；N4

产品：客户逻辑晶圆；未在本来源逐产品分厂

**高量产**：第一厂2024年第四季度开始N4高量产；第二厂N3目标仍为2027下半年，不并入本条现役状态。 [66](#source-l-tsmc-20f) [67](#source-l-tsmc-arizona)

**良率（not-disclosed）**：所列官方资料未给出该厂、具体产品及对应时期的可比较良率数值。 [66](#source-l-tsmc-20f) [67](#source-l-tsmc-arizona)

相关工艺：[实际逻辑Fab](#node-logic-foundry-facilities)；[良率的公开边界](#node-logic-yield)

企业索引：[TSMC 台积电](#company-tsmc)

厂区依据：[66](#source-l-tsmc-20f) [67](#source-l-tsmc-arizona)

<a id="facility-logic-fab-intel-d1x"></a>

### D1X

运营／所有者：Intel。地点：美国Oregon，Hillsboro。类别：logic。

材料：硅晶圆

流程：逻辑工艺研发；High-NA EUV安装与验证

产品：测试制造与工艺研发晶圆

**研发／测试制造**：2024年官方图片及视频说明明确为D1X测试制造厂；不将研发设备安装写成某CPU已高量产。 [71](#source-l-intel-d1x)

**良率（not-disclosed）**：所列官方资料未给出该厂、具体产品及对应时期的可比较良率数值。 [71](#source-l-intel-d1x)

相关工艺：[实际逻辑Fab](#node-logic-foundry-facilities)；[良率的公开边界](#node-logic-yield)

企业索引：[Intel](#company-intel)

厂区依据：[71](#source-l-intel-d1x)

<a id="facility-logic-fab-intel-52"></a>

### Fab 52（Ocotillo）

运营／所有者：Intel。地点：美国Arizona，Chandler。类别：logic。

材料：硅晶圆

流程：Intel 18A

产品：Intel 18A逻辑产品；公告以Panther Lake为例

**已运营／爬坡**：2025-10公告称Fab 52 fully operational；2025年报确认Arizona 18A爬坡。本条不宣称已核实厂级HVM完成日期。 [69](#source-l-intel-fab52) [68](#source-l-intel-10k)

**良率（not-disclosed）**：所列官方资料未给出该厂、具体产品及对应时期的可比较良率数值。 [69](#source-l-intel-fab52) [68](#source-l-intel-10k)

相关工艺：[实际逻辑Fab](#node-logic-foundry-facilities)；[良率的公开边界](#node-logic-yield)

企业索引：[Intel](#company-intel)

厂区依据：[69](#source-l-intel-fab52) [68](#source-l-intel-10k)

<a id="facility-logic-fab-intel-34"></a>

### Fab 34

运营／所有者：Intel。地点：爱尔兰Leixlip。类别：logic。

材料：硅晶圆

流程：Intel 4；Intel 3

产品：Intel Core Ultra；Intel Xeon 6

**高量产**：2026-04-01公告明确该厂使用Intel 4与Intel 3工艺进行高量产。 [70](#source-l-intel-fab34)

**良率（not-disclosed）**：所列官方资料未给出该厂、具体产品及对应时期的可比较良率数值。 [70](#source-l-intel-fab34)

相关工艺：[实际逻辑Fab](#node-logic-foundry-facilities)；[良率的公开边界](#node-logic-yield)

企业索引：[Intel](#company-intel)

厂区依据：[70](#source-l-intel-fab34) [79](#source-l-intel-fab34-location)

<a id="facility-logic-fab-samsung-v1"></a>

### V1-Line

运营／所有者：Samsung Electronics。地点：韩国Hwaseong（华城）。类别：logic。

材料：硅晶圆

流程：12英寸晶圆；EUV；7nm／6nm（2020年量产记录）

产品：移动逻辑芯片（2020年公告）

**有量产记录／当前节点未补推**：2020-02公告证实V1开始量产7/6nm；文中3nm为后续计划，不能用这篇旧公告证明2026年当前节点。 [72](#source-l-samsung-v1)

**良率（not-disclosed）**：所列官方资料未给出该厂、具体产品及对应时期的可比较良率数值。 [72](#source-l-samsung-v1)

相关工艺：[实际逻辑Fab](#node-logic-foundry-facilities)；[良率的公开边界](#node-logic-yield)

企业索引：[Samsung](#company-samsung)

厂区依据：[72](#source-l-samsung-v1)

<a id="facility-logic-fab-samsung-austin"></a>

### Austin厂（S2-Line）

运营／所有者：Samsung Austin Semiconductor。地点：美国Texas，Austin。类别：logic。

材料：硅晶圆

流程：300mm晶圆；28nm／14nm（官方历史里程碑）

产品：Mobile SoC；逻辑／Foundry客户芯片

**在营／历史节点可核**：官网历史记录300mm、Mobile SoC、28/14nm及Foundry发展；本条不并入Taylor新厂，也不推定2026具体客户组合。 [73](#source-l-samsung-austin) [72](#source-l-samsung-v1)

**良率（not-disclosed）**：所列官方资料未给出该厂、具体产品及对应时期的可比较良率数值。 [73](#source-l-samsung-austin) [72](#source-l-samsung-v1)

相关工艺：[实际逻辑Fab](#node-logic-foundry-facilities)；[良率的公开边界](#node-logic-yield)

企业索引：[Samsung](#company-samsung)

厂区依据：[73](#source-l-samsung-austin) [72](#source-l-samsung-v1)

<a id="facility-logic-fab-umc-12a"></a>

### Fab 12A

运营／所有者：UMC。地点：中国台湾台南。类别：logic。

材料：硅晶圆

流程：12英寸晶圆；14nm；28nm

产品：客户逻辑及相关工艺芯片；型号未披露

**量产**：官网列自2002年为客户量产，目前制造14/28nm。多期组成的厂区在本图作为一个代表条目。 [74](#source-l-umc-12a)

**良率（not-disclosed）**：所列官方资料未给出该厂、具体产品及对应时期的可比较良率数值。 [74](#source-l-umc-12a)

相关工艺：[实际逻辑Fab](#node-logic-foundry-facilities)；[良率的公开边界](#node-logic-yield)

企业索引：[UMC 联华电子](#company-umc)

厂区依据：[74](#source-l-umc-12a)

<a id="facility-logic-fab-gf-8"></a>

### Malta制造基地（Fab8）

运营／所有者：GlobalFoundries。地点：美国New York，Malta。类别：logic。

材料：硅（Si），300mm；SiN（Fotonix部分平台选项）

流程：12LP FinFET；硅光子；可集成RF CMOS的Fotonix平台

产品：12LP客户逻辑芯片；BAE RH12方案为公开案例；硅光PIC及电光芯片

**逻辑及硅光生产／平台迭代**：2025-11公告明确Malta制造及high-volume commercial 12LP；不把规划封装/光子中心当成新增在营逻辑Fab。 2025 Form20-F厂区表将Malta的SiPh列为生产；平台博客披露Fotonix选项。不能与Vermont的SiGe生产混为同一工艺，也不把未来封装中心目标当现有产能。 [75](#source-l-gf-malta) [76](#source-l-gf-12lp) [117](#source-s-ms-gf-ar) [118](#source-s-ms-gf-fotonix)

**良率（not-disclosed）**：所列官方资料未给出该厂、具体产品及对应时期的可比较良率数值。 [75](#source-l-gf-malta) [76](#source-l-gf-12lp) [117](#source-s-ms-gf-ar) [118](#source-s-ms-gf-fotonix)

相关工艺：[实际逻辑Fab](#node-logic-foundry-facilities)；[良率的公开边界](#node-logic-yield)；[硅光代工](#node-specialty-silicon-photonics)

企业索引：[GlobalFoundries](#company-globalfoundries)

厂区依据：[75](#source-l-gf-malta) [76](#source-l-gf-12lp) [117](#source-s-ms-gf-ar) [118](#source-s-ms-gf-fotonix)

<a id="facility-logic-fab-smic-beijing"></a>

### 中芯北京厂区

运营／所有者：中芯国际。地点：中国北京经济技术开发区，文昌大道18号。类别：logic。

材料：硅晶圆

流程：12英寸集成电路制造；具体厂级节点未在所列资料披露

产品：集成电路；不指定未披露的CPU/GPU客户

**已投运／持续主体可核**：环境文件记载2004-09投运；2025年报继续列中芯北京制造销售半导体。它与中芯北方、中芯京城是不同主体。 [77](#source-l-smic-beijing) [78](#source-l-smic-annual)

**良率（not-disclosed）**：所列官方资料未给出该厂、具体产品及对应时期的可比较良率数值。 [77](#source-l-smic-beijing) [78](#source-l-smic-annual)

相关工艺：[实际逻辑Fab](#node-logic-foundry-facilities)；[良率的公开边界](#node-logic-yield)

企业索引：[中芯国际](#company-smic)

厂区依据：[77](#source-l-smic-beijing) [78](#source-l-smic-annual)

<a id="facility-memory-fab-samsung-p2"></a>

### 平泽 P2

运营／所有者：Samsung Electronics。地点：韩国 京畿道平泽。类别：memory。

材料：硅（Si）

流程：DRAM；EUV（历史1z）

产品：LPDDR5（2020投产公告）

**已投产／代际按期核对**：2020年公告确认P2开始1z EUV LPDDR5量产；本来源不说明2026全厂产品组合。 [83](#source-s-ms-samsung-p2)

**良率（not-disclosed）**：来源未给出该厂区、产品、期间及口径对应的良率百分比。 [83](#source-s-ms-samsung-p2)

相关工艺：[DRAM晶圆制造](#node-memory-dram)；[LPDDR系列](#node-memory-lpddr)

企业索引：[Samsung](#company-samsung)

厂区依据：[83](#source-s-ms-samsung-p2)

<a id="facility-memory-fab-sk-m15x"></a>

### 清州 M15X

运营／所有者：SK hynix。地点：韩国 忠清北道清州。类别：memory。

材料：硅（Si）

流程：先进DRAM；HBM核心裸片制造规划

产品：面向HBM等下一代DRAM

**扩产／加速量产排程**：2026年7月官方说明正在加速M15X量产排程；未给出本厂经核对的当前月产能或具体节点爬坡比例。M15X与P&T7封装项目分列。 [86](#source-s-ms-sk-stack) [87](#source-s-ms-sk-m15x)

**良率（not-disclosed）**：来源未给出该厂区、产品、期间及口径对应的良率百分比。 [86](#source-s-ms-sk-stack) [87](#source-s-ms-sk-m15x)

相关工艺：[DRAM晶圆制造](#node-memory-dram)；[HBM](#node-memory-hbm)

企业索引：[SK hynix](#company-sk-hynix)

厂区依据：[86](#source-s-ms-sk-stack) [87](#source-s-ms-sk-m15x)

<a id="facility-memory-fab-micron-hiroshima"></a>

### 广岛制造基地与新洁净室项目

运营／所有者：Micron Memory Japan。地点：日本 广岛县东广岛市。类别：memory。

材料：硅（Si）

流程：DRAM；EUV相关升级；新洁净室扩建

产品：DRAM；面向未来HBM及AI内存的升级

**既有基地运营／新扩建未投产**：FY2026 10-K确认既有广岛基地升级；新洁净室2026年7月开工，预计2028日历年末初始产出，不能计作2026新增出货。 [89](#source-s-ms-micron26)

**良率（not-disclosed）**：来源未给出该厂区、产品、期间及口径对应的良率百分比。 [89](#source-s-ms-micron26)

相关工艺：[DRAM晶圆制造](#node-memory-dram)；[HBM](#node-memory-hbm)

企业索引：[Micron](#company-micron)

厂区依据：[89](#source-s-ms-micron26)

<a id="facility-memory-fab-cxmt-hefei"></a>

### 合肥DRAM基地

运营／所有者：长鑫存储。地点：中国 安徽合肥。类别：memory。

材料：硅（Si）

流程：DRAM阵列及外围电路

产品：DDR4（官网历史确认）

**商业化基地／新代际厂区未逐一披露**：官网记录2018工程样品、2019获得订单；2026 G5量产公告属于公司层面，未直接指定合肥哪条线，故不把G5参数绑定本厂。 [90](#source-s-ms-cxmt) [91](#source-s-ms-cxmt-g5)

**良率（not-disclosed）**：来源未给出该厂区、产品、期间及口径对应的良率百分比。 [90](#source-s-ms-cxmt) [91](#source-s-ms-cxmt-g5)

相关工艺：[DRAM晶圆制造](#node-memory-dram)；[DDR系列](#node-memory-ddr)；[LPDDR系列](#node-memory-lpddr)

企业索引：[长鑫存储 CXMT](#company-cxmt)

厂区依据：[90](#source-s-ms-cxmt) [91](#source-s-ms-cxmt-g5)

<a id="facility-memory-fab-ymtc-wuhan"></a>

### 武汉国家存储器基地（一期）

运营／所有者：长江存储（YMTC）。地点：中国 湖北武汉。类别：memory。

材料：硅（Si）

流程：3D NAND；Xtacking架构

产品：NAND晶圆及裸片

**历史验收／公司产品量产**：2019规划验收文件确认长江存储为一期项目主体；公司官网节选披露多代NAND量产。当前各期产线、代际分配及产能未逐厂披露，不以总部地址替代厂区证据。 [100](#source-s-ms-ymtc-permit) [92](#source-s-ms-ymtc)

**良率（not-disclosed）**：来源未给出该厂区、产品、期间及口径对应的良率百分比。 [92](#source-s-ms-ymtc) [93](#source-s-ms-xtacking) [100](#source-s-ms-ymtc-permit)

相关工艺：[3D NAND晶圆制造](#node-memory-nand)；[阵列与CMOS分片加工、再键合](#node-memory-bonded-nand)

企业索引：[长江存储 YMTC](#company-ymtc)

厂区依据：[92](#source-s-ms-ymtc) [93](#source-s-ms-xtacking) [100](#source-s-ms-ymtc-permit)

<a id="facility-memory-fab-kioxia-k2"></a>

### 北上 Kitakami Fab2（K2）

运营／所有者：Kioxia Iwate Corporation（运营）；Kioxia / Sandisk合资框架。地点：日本 岩手县北上市。类别：memory。

材料：硅（Si）

流程：3D NAND；CBA（CMOS直接键合至阵列）

产品：第8代及第10代3D Flash

**已运营／10代开始生产**：K2于2025年9月启用并生产8代；2026-07-03宣布开始10代生产，随后扩大量产。运营者是Kioxia Iwate，不能写作Sandisk独立运营。 [94](#source-s-ms-k2) [95](#source-s-ms-jv)

**良率（not-disclosed）**：来源未给出该厂区、产品、期间及口径对应的良率百分比。 [94](#source-s-ms-k2) [95](#source-s-ms-jv)

相关工艺：[3D NAND晶圆制造](#node-memory-nand)；[阵列与CMOS分片加工、再键合](#node-memory-bonded-nand)；[NAND资产与品牌边界](#node-memory-nand-ownership)

企业索引：[Kioxia 铠侠](#company-kioxia)；[Sandisk](#company-sandisk)

厂区依据：[94](#source-s-ms-k2) [95](#source-s-ms-jv)

<a id="facility-specialty-fab-ti-sm1"></a>

### Sherman SM1

运营／所有者：Texas Instruments。地点：美国 得克萨斯州Sherman。类别：analog。

材料：硅（Si），300mm

流程：模拟及嵌入式处理晶圆制造

产品：模拟IC；嵌入式处理芯片

**已投产／按需求爬坡**：2025-12-17宣布SM1开始生产；Sherman最多四厂为总体规划，不写成SM1–SM4均已投产。 [101](#source-s-ms-ti-sm1)

**良率（not-disclosed）**：来源未给出该厂区、产品、期间及口径对应的良率百分比。 [101](#source-s-ms-ti-sm1)

相关工艺：[模拟／混合信号IDM](#node-specialty-analog)；[功率半导体](#node-specialty-power)

企业索引：[Texas Instruments](#company-texas-instruments)

厂区依据：[101](#source-s-ms-ti-sm1)

<a id="facility-specialty-fab-adi-limerick"></a>

### Limerick晶圆厂（ADLK）

运营／所有者：Analog Devices International。地点：爱尔兰 Limerick。类别：analog。

材料：硅（Si）

流程：XF65产品流程（厂商名称）

产品：PCN列示AD8208/AD8209/AD8210/AD8211/AD8213/AD8215等型号

**已有工艺／新增来源资格认证**：2026-03-06 PCN将Limerick列为XF65产品晶圆来源，最早变更供货日期为2026-06-08。XF65不据名称推为65nm逻辑工艺。 [103](#source-s-ms-adi-pcn)

**良率（not-disclosed）**：来源未给出该厂区、产品、期间及口径对应的良率百分比。 [103](#source-s-ms-adi-pcn)

相关工艺：[模拟／混合信号IDM](#node-specialty-analog)

企业索引：[Analog Devices](#company-analog-devices)

厂区依据：[103](#source-s-ms-adi-pcn)

<a id="facility-specialty-fab-ifx-villach"></a>

### Villach Innovation Fab

运营／所有者：Infineon Technologies Austria。地点：奥地利 Villach。类别：power。

材料：硅（Si），300mm；SiC；GaN-on-Si路线

流程：薄硅功率器件；SiC及GaN开发制造；300mm GaN导入

产品：功率半导体；不同材料产品分开认证

**制造运营／新材料持续导入**：2026公司资料列出300mm薄硅及GaN制造里程碑，并自述首批300mm GaN客户产品在2025年10月推出；不由此给出所有材料已完全达产的结论。 [105](#source-s-ms-ifx-villach) [106](#source-s-ms-ifx-gan)

**良率（not-disclosed）**：来源未给出该厂区、产品、期间及口径对应的良率百分比。 [105](#source-s-ms-ifx-villach) [106](#source-s-ms-ifx-gan)

相关工艺：[功率半导体](#node-specialty-power)；[GaN功率路线](#node-specialty-gan)；[SiC功率路线](#node-specialty-sic)

企业索引：[Infineon](#company-infineon)

厂区依据：[105](#source-s-ms-ifx-villach) [106](#source-s-ms-ifx-gan)

<a id="facility-specialty-fab-st-catania"></a>

### Catania Silicon Carbide Campus

运营／所有者：STMicroelectronics。地点：意大利 西西里Catania。类别：power。

材料：SiC，目标200mm全流程

流程：衬底；外延；SiC晶圆器件；模块及测试封装

产品：SiC功率器件与模块

**扩建／200mm导入计划**：2024公告目标2026投产、2033达产；官网现列为200mm SiC重点投资升级。本条未找到截至2026-10-23可证明整个校园已达产的正式记录，保留目标口径。 [112](#source-s-ms-st-catania) [110](#source-s-ms-st-network)

**良率（not-disclosed）**：来源未给出该厂区、产品、期间及口径对应的良率百分比。 [112](#source-s-ms-st-catania) [110](#source-s-ms-st-network)

相关工艺：[SiC功率路线](#node-specialty-sic)；[功率半导体](#node-specialty-power)

企业索引：[STMicroelectronics](#company-stmicroelectronics)

厂区依据：[112](#source-s-ms-st-catania) [110](#source-s-ms-st-network)

<a id="facility-specialty-fab-on-hudson"></a>

### Hudson SiC晶体工厂

运营／所有者：onsemi。地点：美国 New Hampshire州Hudson。类别：power。

材料：SiC晶体

流程：SiC晶锭生长

产品：SiC晶锭（不是在此完成的全部功率模块）

**运营中的上游材料制造**：FY2025 10-K确认Hudson制造SiC晶锭；晶圆、器件与模块在集团网络其他流程完成，不能把整个垂直链集中到Hudson。 [113](#source-s-ms-on-ar) [114](#source-s-ms-on-sic)

**良率（not-disclosed）**：来源未给出该厂区、产品、期间及口径对应的良率百分比。 [113](#source-s-ms-on-ar) [114](#source-s-ms-on-sic)

相关工艺：[SiC功率路线](#node-specialty-sic)

企业索引：[onsemi](#company-onsemi)

厂区依据：[113](#source-s-ms-on-ar) [114](#source-s-ms-on-sic)

<a id="facility-specialty-fab-tower-npb"></a>

### Newport Beach Fab3

运营／所有者：Tower Semiconductor Newport Beach, Inc.。地点：美国 California州Newport Beach。类别：photonics。

材料：硅（Si）；SiGe及SOI（其他平台）

流程：SiPho；SiGe；RF SOI；MEMS

产品：硅光及模拟/RF晶圆（按客户平台）

**运营中／多工艺平台**：2025 Form20-F确认Fab3运营主体和SiPho等工艺，工厂支持几何范围0.80–0.13um不等于每款光子器件尺寸。未把NVIDIA合作绑定到未披露的Fab3订单。 [120](#source-s-ms-tower-ar)

**良率（not-disclosed）**：来源未给出该厂区、产品、期间及口径对应的良率百分比。 [120](#source-s-ms-tower-ar)

相关工艺：[硅光代工](#node-specialty-silicon-photonics)；[特色工艺晶圆代工](#node-specialty-foundry)

企业索引：[Tower Semiconductor](#company-tower)

厂区依据：[120](#source-s-ms-tower-ar)

<a id="facility-specialty-fab-lite-sagamihara"></a>

### Sagamihara晶圆厂

运营／所有者：Lumentum Japan。地点：日本 神奈川县相模原市。类别：photonics。

材料：InP（公司InP制造网络）

流程：III-V外延及光器件晶圆制造

产品：InP光通信芯片；具体型号/产线未逐一披露

**既有晶圆厂运营**：2026博客列相模原为晶圆制造网络；10-K确认2024年7月购入其晶圆厂土地和建筑。不把集团200G EML出货量分配给该厂某条线。 [124](#source-s-ms-lite-eml) [125](#source-s-ms-lite-ar)

**良率（not-disclosed）**：来源未给出该厂区、产品、期间及口径对应的良率百分比。 [124](#source-s-ms-lite-eml) [125](#source-s-ms-lite-ar)

相关工艺：[InP激光器／光器件Fab](#node-specialty-inp)

企业索引：[Lumentum](#company-lumentum)

厂区依据：[124](#source-s-ms-lite-eml) [125](#source-s-ms-lite-ar)

<a id="facility-specialty-fab-cohr-sherman"></a>

### Sherman InP晶圆厂

运营／所有者：Coherent。地点：美国 Texas州Sherman。类别：photonics。

材料：InP，150mm（6英寸）

流程：InP光器件晶圆制造

产品：AI及通信光互联光子器件

**6英寸量产平台／新增扩建进行中**：2026-06 NIST与公司公告确认已有150mm量产平台；新增扩建和拟议CHIPS资助属于后续建设，四倍产能是项目完成后目标。 [129](#source-s-ms-cohr-nist) [128](#source-s-ms-cohr-chips)

**良率（not-disclosed）**：来源未给出该厂区、产品、期间及口径对应的良率百分比。 [129](#source-s-ms-cohr-nist) [128](#source-s-ms-cohr-chips)

相关工艺：[InP激光器／光器件Fab](#node-specialty-inp)

企业索引：[Coherent](#company-coherent)

厂区依据：[129](#source-s-ms-cohr-nist) [128](#source-s-ms-cohr-chips)

## 产品、制造与集成关系

<a id="relation-logic-rel-b200"></a>

### B200数据中心GPU／TSMC 4NP

关系端点：NVIDIA → TSMC。关系类型：design-foundry。

设计／产品责任：NVIDIA

制造／集成责任：TSMC

状态：产品工艺已披露

范围与限制：2024 Blackwell发布的双GPU裸片路线；没有具体Fab分配；不外推全部Blackwell/RTX。 [53](#source-l-nvidia-b200)

相关工艺：[NVIDIA B200 GPU](#node-logic-nvidia-gpu)

企业索引：[NVIDIA](#company-nvidia)；[TSMC 台积电](#company-tsmc)

<a id="relation-logic-rel-epyc9755"></a>

### EPYC 9755／Zen 5 CCD 4nm

关系端点：AMD → TSMC。关系类型：design-foundry。

设计／产品责任：AMD

制造／集成责任：TSMC

状态：型号与工艺可交叉核对

范围与限制：SKU表确认Zen 5；架构文档给4nm CCD；10-K确认先进CPU/GPU采用TSMC。未披露厂区。 [55](#source-l-amd-epyc-sku) [54](#source-l-amd-epyc-arch) [56](#source-l-amd-10k)

相关工艺：[AMD EPYC 9755 / 9965](#node-logic-amd-cpu)

企业索引：[AMD](#company-amd)；[TSMC 台积电](#company-tsmc)

<a id="relation-logic-rel-epyc9965"></a>

### EPYC 9965／Zen 5c CCD 3nm

关系端点：AMD → TSMC。关系类型：design-foundry。

设计／产品责任：AMD

制造／集成责任：TSMC

状态：型号与工艺可交叉核对

范围与限制：SKU表确认Zen 5c；架构文档给3nm CCD；不是整颗封装都为3nm。未披露厂区。 [55](#source-l-amd-epyc-sku) [54](#source-l-amd-epyc-arch) [56](#source-l-amd-10k)

相关工艺：[AMD EPYC 9755 / 9965](#node-logic-amd-cpu)

企业索引：[AMD](#company-amd)；[TSMC 台积电](#company-tsmc)

<a id="relation-logic-rel-epyc-iod"></a>

### EPYC 9005／6nm I/O die

关系端点：AMD → TSMC。关系类型：manufacturing。

设计／产品责任：AMD

制造／集成责任：TSMC

状态：混合节点路线已披露

范围与限制：6nm为独立IOD；制造商按AMD先进产品制造安排交叉核对，不填具体Fab。 [54](#source-l-amd-epyc-arch) [56](#source-l-amd-10k)

相关工艺：[AMD EPYC 9755 / 9965](#node-logic-amd-cpu)

企业索引：[AMD](#company-amd)；[TSMC 台积电](#company-tsmc)

<a id="relation-logic-rel-mi300-xcd"></a>

### MI300X／5nm计算XCD

关系端点：AMD → TSMC。关系类型：design-foundry。

设计／产品责任：AMD

制造／集成责任：TSMC

状态：产品工艺已披露

范围与限制：仅计算裸片；与6nm IOD及HBM分开记录。 [58](#source-l-amd-cdna3) [57](#source-l-amd-mi300x)

相关工艺：[AMD Instinct MI300X](#node-logic-amd-gpu)

企业索引：[AMD](#company-amd)；[TSMC 台积电](#company-tsmc)

<a id="relation-logic-rel-mi300-iod"></a>

### MI300X／6nm I/O die

关系端点：AMD → TSMC。关系类型：design-foundry。

设计／产品责任：AMD

制造／集成责任：TSMC

状态：产品工艺已披露

范围与限制：IOD位于计算XCD下方；本来源未给具体晶圆Fab或封装厂区。 [58](#source-l-amd-cdna3) [57](#source-l-amd-mi300x)

相关工艺：[AMD Instinct MI300X](#node-logic-amd-gpu)

企业索引：[AMD](#company-amd)；[TSMC 台积电](#company-tsmc)

<a id="relation-logic-rel-meteor-compute"></a>

### Core Ultra 7 155H / Meteor Lake计算tile

关系端点：Intel → Intel。关系类型：manufacturing。

设计／产品责任：Intel

制造／集成责任：Intel

状态：已上市型号与内部工艺

范围与限制：计算tile Intel 4；155H型号和Q4 2023上市由2026手册交叉核对。不声称所有tile自制。 [59](#source-l-intel-idm) [60](#source-l-intel-handbook)

相关工艺：[Intel Core Ultra芯粒路线](#node-logic-intel-tiles)

企业索引：[Intel](#company-intel)

<a id="relation-logic-rel-meteor-support"></a>

### Meteor Lake部分支持tile

关系端点：Intel → TSMC。关系类型：design-foundry。

设计／产品责任：Intel

制造／集成责任：TSMC

状态：2021年披露的制造计划

范围与限制：历史计划披露部分支持tile外包；所引后续手册未核准这些tile，不作为完整量产BOM或逐tile节点、厂区证明。 [59](#source-l-intel-idm)

相关工艺：[Intel Core Ultra芯粒路线](#node-logic-intel-tiles)

企业索引：[Intel](#company-intel)；[TSMC 台积电](#company-tsmc)

<a id="relation-logic-rel-lunar"></a>

### Core Ultra 9 288V / Lunar Lake

关系端点：Intel → TSMC。关系类型：design-foundry。

设计／产品责任：Intel

制造／集成责任：TSMC

状态：已上市型号采用TSMC N3B工艺

范围与限制：手册Lithography为TSMC N3B、Q3 2024上市；该字段不表示封装中每块tile都使用N3B。 [60](#source-l-intel-handbook) [61](#source-l-intel-lunar)

相关工艺：[Intel Core Ultra芯粒路线](#node-logic-intel-tiles)

企业索引：[Intel](#company-intel)；[TSMC 台积电](#company-tsmc)

<a id="relation-logic-rel-lunar-package"></a>

### Lunar Lake双tile Foveros整合

关系端点：Intel → Intel。关系类型：integration。

设计／产品责任：Intel

制造／集成责任：Intel（Foveros技术；厂区未披露）

状态：架构与整合技术已披露

范围与限制：这里只表示Intel提供的Foveros封装路线，不推定所有封装工序或地点均由同一企业执行。 [61](#source-l-intel-lunar)

相关工艺：[Intel Core Ultra芯粒路线](#node-logic-intel-tiles)

企业索引：[Intel](#company-intel)

<a id="relation-logic-rel-tpu4-unknown"></a>

### TPU v4 / 7nm

关系端点：Google → 晶圆制造方未披露。关系类型：design-foundry。

设计／产品责任：Google

制造／集成责任：未披露（本组直接来源）

状态：节点已知／代工方未知

范围与限制：论文Table 4提供7nm与2020部署；不能据此补填TSMC、Samsung或具体Fab。 [62](#source-l-tpu-v4)

相关工艺：[Google TPU](#node-logic-tpu)

企业索引：[Google Cloud](#company-google)

<a id="relation-logic-rel-google-broadcom"></a>

### 未来TPU代际开发与供应（2026协议）

关系端点：Google → Broadcom。关系类型：integration。

设计／产品责任：Google / Broadcom（协议范围）

制造／集成责任：晶圆制造方未披露

状态：合作协议已披露／未来代际

范围与限制：8-K说明开发和供应合作；不是现役TPU v4或任何指定代际的foundry披露。 [63](#source-l-broadcom-google)

相关工艺：[Google TPU](#node-logic-tpu)

企业索引：[Google Cloud](#company-google)；[Broadcom 博通](#company-broadcom)

<a id="relation-logic-rel-trn3-unknown"></a>

### Trainium3 / 3nm

关系端点：AWS / Annapurna Labs → 晶圆制造方未披露。关系类型：design-foundry。

设计／产品责任：AWS / Annapurna Labs

制造／集成责任：未披露（本组直接来源）

状态：EC2 GA／晶圆制造方未知

范围与限制：2025-12-02公告披露3nm与GA，不提供晶圆厂或产量份额。 [64](#source-l-aws-trn3) [65](#source-l-tsmc-aws-cowos)

相关工艺：[AWS Trainium](#node-logic-trainium)

企业索引：[AWS](#company-aws)

<a id="relation-logic-rel-trainium-cowos"></a>

### Trainium CoWoS封装（2022公告所述产品）

关系端点：AWS / Annapurna Labs → TSMC。关系类型：integration。

设计／产品责任：AWS / Annapurna Labs

制造／集成责任：TSMC（CoWoS合作）

状态：历史合作已进入生产

范围与限制：合作范围是当时Trainium的封装设计、验证与生产；不能自动延伸到Trainium2/3晶圆制造。 [65](#source-l-tsmc-aws-cowos)

相关工艺：[AWS Trainium](#node-logic-trainium)

企业索引：[AWS](#company-aws)；[TSMC 台积电](#company-tsmc)

<a id="relation-memory-rel-gsi-tsmc"></a>

### 独立SRAM晶圆

关系端点：gsi-technology → tsmc。关系类型：design-foundry。

设计／产品责任：GSI Technology

制造／集成责任：TSMC

状态：FY2026已披露制造关系

范围与限制：晶圆代工关系已确认；未披露对应具体TSMC厂区，不补厂号。 [82](#source-s-ms-gsi)

相关工艺：[独立SRAM产品](#node-memory-discrete-sram)

企业索引：[GSI Technology](#company-gsi-technology)；[TSMC 台积电](#company-tsmc)

<a id="relation-memory-rel-sk-tsmc"></a>

### HBM4逻辑底座、HBM与CoWoS集成

关系端点：sk-hynix → tsmc。关系类型：design-foundry。

设计／产品责任：SK hynix（存储设计）

制造／集成责任：TSMC（先进逻辑工艺与封装协作）

状态：2024-04-19公布MOU及开发分工

范围与限制：关系范围是底座及集成协作，不能将DRAM核心晶圆全部记作TSMC代工。 [85](#source-s-ms-sk-tsmc)

相关工艺：[HBM](#node-memory-hbm)

企业索引：[SK hynix](#company-sk-hynix)；[TSMC 台积电](#company-tsmc)

<a id="relation-memory-rel-sandisk-k2"></a>

### 合资3D NAND晶圆

关系端点：sandisk → memory-fab-kioxia-k2。关系类型：manufacturing。

设计／产品责任：Kioxia / Sandisk共同开发

制造／集成责任：Kioxia Iwate运营北上K2

状态：2026-07-03开始10代生产

范围与限制：联合研发和资本投入、Kioxia制造服务；不代表双方SSD商品完全相同。 [95](#source-s-ms-jv) [94](#source-s-ms-k2)

相关工艺：[NAND资产与品牌边界](#node-memory-nand-ownership)

企业索引：[Sandisk](#company-sandisk)；[Kioxia 铠侠](#company-kioxia)

<a id="relation-memory-rel-micron-hbm"></a>

### HBM4 DRAM核心与逻辑底座

关系端点：micron → micron。关系类型：manufacturing。

设计／产品责任：Micron

制造／集成责任：Micron

状态：FY2026 10-K披露自研自制

范围与限制：公司层面，不把核心、底座或封装绑定到未披露的单一厂区。 [89](#source-s-ms-micron26)

相关工艺：[HBM](#node-memory-hbm)

企业索引：[Micron](#company-micron)

<a id="relation-memory-rel-sk-solidigm"></a>

### 原Intel NAND与SSD资产

关系端点：sk-hynix → solidigm。关系类型：integration。

设计／产品责任：Solidigm / SK hynix

制造／集成责任：SK hynix集团相关制造网络

状态：2021设立Solidigm；2025交易第二阶段完成

范围与限制：这是资产和组织整合关系，不是Kioxia–Sandisk合资，也不是每款Solidigm SSD的晶圆厂清单。 [98](#source-s-ms-solidigm) [97](#source-s-ms-intel-nand)

相关工艺：[NAND资产与品牌边界](#node-memory-nand-ownership)

企业索引：[SK hynix](#company-sk-hynix)；[Solidigm](#company-solidigm)

<a id="relation-specialty-rel-ti-sm1"></a>

### 模拟及嵌入式晶圆产品

关系端点：texas-instruments → specialty-fab-ti-sm1。关系类型：manufacturing。

设计／产品责任：Texas Instruments

制造／集成责任：TI Sherman SM1

状态：2025-12正式宣布开始生产

范围与限制：自制关系；公告未列全部具体型号和工艺节点。 [101](#source-s-ms-ti-sm1)

相关工艺：[模拟／混合信号IDM](#node-specialty-analog)

企业索引：[Texas Instruments](#company-texas-instruments)

<a id="relation-specialty-rel-adi-jasm"></a>

### 40nm及更小节点的长期晶圆容量安排

关系端点：analog-devices → tsmc。关系类型：design-foundry。

设计／产品责任：Analog Devices

制造／集成责任：TSMC / JASM（日本熊本）

状态：2024-02-22宣布安排

范围与限制：已披露伙伴和容量安排，不把它升级为所有产品在JASM量产或独家供货。 [104](#source-s-ms-adi-tsmc)

相关工艺：[模拟／混合信号IDM](#node-specialty-analog)

企业索引：[Analog Devices](#company-analog-devices)；[TSMC 台积电](#company-tsmc)

<a id="relation-specialty-rel-adi-limerick"></a>

### PCN 26_0033列示XF65产品

关系端点：analog-devices → specialty-fab-adi-limerick。关系类型：manufacturing。

设计／产品责任：Analog Devices

制造／集成责任：ADI Limerick（ADLK）

状态：2026 PCN：资格认证及最早供货日期

范围与限制：型号以PCN Appendix A为限，不扩大到ADI所有精密模拟产品。 [103](#source-s-ms-adi-pcn)

相关工艺：[模拟／混合信号IDM](#node-specialty-analog)

企业索引：[Analog Devices](#company-analog-devices)

<a id="relation-specialty-rel-ifx-amkor"></a>

### 专用封装与测试中心

关系端点：infineon → Amkor。关系类型：integration。

设计／产品责任：Infineon（器件及工程支持）

制造／集成责任：Amkor Porto（产线运营）

状态：2024宣布合作，公告预计2025上半年启动

范围与限制：真实具名后段外包合作；不是晶圆代工，也不是已核实的2025开线回执。 [107](#source-s-ms-ifx-amkor)

相关工艺：[模拟／混合信号IDM](#node-specialty-analog)

企业索引：[Infineon](#company-infineon)；[Amkor](#company-amkor)

<a id="relation-specialty-rel-on-hudson"></a>

### SiC晶体与晶锭

关系端点：onsemi → specialty-fab-on-hudson。关系类型：manufacturing。

设计／产品责任：onsemi

制造／集成责任：onsemi Hudson

状态：FY2025 10-K确认

范围与限制：制造链上游；晶锭生长和晶圆器件加工分别记录。 [113](#source-s-ms-on-ar)

相关工艺：[SiC功率路线](#node-specialty-sic)

企业索引：[onsemi](#company-onsemi)

<a id="relation-specialty-rel-st-catania"></a>

### 200mm SiC衬底至功率器件及模块

关系端点：stmicroelectronics → specialty-fab-st-catania。关系类型：manufacturing。

设计／产品责任：STMicroelectronics

制造／集成责任：ST Catania SiC Campus

状态：2024公告建设及后续官网升级计划

范围与限制：不将2026目标投产日和2033目标达产日写成已完成。 [112](#source-s-ms-st-catania) [110](#source-s-ms-st-network)

相关工艺：[SiC功率路线](#node-specialty-sic)

企业索引：[STMicroelectronics](#company-stmicroelectronics)

<a id="relation-specialty-rel-gf-malta"></a>

### 硅光晶圆

关系端点：globalfoundries → logic-fab-gf-8。关系类型：manufacturing。

设计／产品责任：客户设计团队 / GF工艺平台

制造／集成责任：GlobalFoundries Malta

状态：2025年报列为生产

范围与限制：工厂工艺能力；不指认未披露客户或裸片型号。 [117](#source-s-ms-gf-ar)

相关工艺：[硅光代工](#node-specialty-silicon-photonics)

企业索引：[GlobalFoundries](#company-globalfoundries)

<a id="relation-specialty-rel-ayar-gf"></a>

### GF Fotonix硅光平台生态协作

关系端点：ayar → globalfoundries。关系类型：design-foundry。

设计／产品责任：Ayar Labs

制造／集成责任：GlobalFoundries

状态：2022-03-07公布具名合作

范围与限制：平台合作证据；不证明当期收入、独家代工或某厂区订单规模。 [119](#source-s-ms-gf-ecosystem)

相关工艺：[硅光代工](#node-specialty-silicon-photonics)

企业索引：[Ayar Labs](#company-ayar)；[GlobalFoundries](#company-globalfoundries)

<a id="relation-specialty-rel-nvidia-tower"></a>

### 面向NVIDIA网络协议的1.6T光模块硅光生态

关系端点：nvidia → tower。关系类型：design-foundry。

设计／产品责任：NVIDIA及光互联生态设计商

制造／集成责任：Tower Semiconductor（硅光代工平台）

状态：2026-02-05公布生态合作

范围与限制：Tower提供工艺平台；不是Tower自行销售完整模块，不添加未披露模块厂或采购数量。 [121](#source-s-ms-tower-nvidia)

相关工艺：[硅光代工](#node-specialty-silicon-photonics)

企业索引：[NVIDIA](#company-nvidia)；[Tower Semiconductor](#company-tower)

<a id="relation-specialty-rel-tower-fab3"></a>

### 硅光及特色工艺晶圆

关系端点：tower → specialty-fab-tower-npb。关系类型：manufacturing。

设计／产品责任：Tower客户设计团队

制造／集成责任：Tower Semiconductor Newport Beach, Inc.

状态：2025 Form20-F确认工厂与平台

范围与限制：确认Fab3制造能力；不把所有公司级硅光客户都绑定到Fab3。 [120](#source-s-ms-tower-ar)

相关工艺：[硅光代工](#node-specialty-silicon-photonics)

企业索引：[Tower Semiconductor](#company-tower)

<a id="relation-specialty-rel-lite-sagamihara"></a>

### 光通信晶圆与芯片

关系端点：lumentum → specialty-fab-lite-sagamihara。关系类型：manufacturing。

设计／产品责任：Lumentum

制造／集成责任：Lumentum Japan，相模原

状态：2026制造网络与10-K确认

范围与限制：厂区存在及公司自有制造证据；未公开的型号分配、直径与良率保持空缺。 [124](#source-s-ms-lite-eml) [125](#source-s-ms-lite-ar)

相关工艺：[InP激光器／光器件Fab](#node-specialty-inp)

企业索引：[Lumentum](#company-lumentum)

<a id="relation-specialty-rel-cohr-sherman"></a>

### 150mm InP光器件

关系端点：coherent → specialty-fab-cohr-sherman。关系类型：manufacturing。

设计／产品责任：Coherent

制造／集成责任：Coherent Sherman

状态：2026-06-16官方及NIST确认量产平台

范围与限制：现有量产与新增扩建区分；不将资助意向等同已拨款。 [129](#source-s-ms-cohr-nist) [128](#source-s-ms-cohr-chips)

相关工艺：[InP激光器／光器件Fab](#node-specialty-inp)

企业索引：[Coherent](#company-coherent)

## 企业与角色目录

企业名称用于区分产品、工艺、制造与供应角色，不表示该企业与所有相邻工序均有已披露商业关系。

<a id="company-nvidia"></a>

### NVIDIA

角色：计算平台 / GPU / 网络 / 系统架构

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

所涉关系：[B200数据中心GPU／TSMC 4NP](#relation-logic-rel-b200)；[面向NVIDIA网络协议的1.6T光模块硅光生态](#relation-specialty-rel-nvidia-tower)

<a id="company-amd"></a>

### AMD

角色：GPU / 参考设计

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

所涉关系：[EPYC 9755／Zen 5 CCD 4nm](#relation-logic-rel-epyc9755)；[EPYC 9965／Zen 5c CCD 3nm](#relation-logic-rel-epyc9965)；[EPYC 9005／6nm I/O die](#relation-logic-rel-epyc-iod)；[MI300X／5nm计算XCD](#relation-logic-rel-mi300-xcd)；[MI300X／6nm I/O die](#relation-logic-rel-mi300-iod)

<a id="company-intel"></a>

### Intel

角色：CPU / 先进封装 / 晶圆代工

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

所涉设施：[D1X](#facility-logic-fab-intel-d1x)；[Fab 52（Ocotillo）](#facility-logic-fab-intel-52)；[Fab 34](#facility-logic-fab-intel-34)

所涉关系：[Core Ultra 7 155H / Meteor Lake计算tile](#relation-logic-rel-meteor-compute)；[Meteor Lake部分支持tile](#relation-logic-rel-meteor-support)；[Core Ultra 9 288V / Lunar Lake](#relation-logic-rel-lunar)；[Lunar Lake双tile Foveros整合](#relation-logic-rel-lunar-package)

<a id="company-google"></a>

### Google Cloud

角色：云平台 / 自研加速器

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

所涉关系：[TPU v4 / 7nm](#relation-logic-rel-tpu4-unknown)；[未来TPU代际开发与供应（2026协议）](#relation-logic-rel-google-broadcom)

<a id="company-aws"></a>

### AWS

角色：云平台 / 自研加速器

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

所涉关系：[Trainium3 / 3nm](#relation-logic-rel-trn3-unknown)；[Trainium CoWoS封装（2022公告所述产品）](#relation-logic-rel-trainium-cowos)

<a id="company-arm"></a>

### Arm

角色：CPU架构 / IP / CPU子系统

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-cerebras"></a>

### Cerebras

角色：晶圆级计算 / 系统

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-sambanova"></a>

### SambaNova

角色：dataflow / 计算系统

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-d-matrix"></a>

### d-Matrix

角色：推理芯片 / 存内计算

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-etched"></a>

### Etched

角色：推理ASIC / 系统研发

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-rebellions"></a>

### Rebellions

角色：推理芯片 / 系统 / SDK

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-sima"></a>

### SiMa.ai

角色：边缘推理 / SoM / 开发平台

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-normal"></a>

### Normal Computing

角色：物理计算 / ASIC研发

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-unconventional"></a>

### Unconventional AI

角色：硬件算法协同研发

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-cognichip"></a>

### Cognichip

角色：AI辅助芯片设计

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-ricursive"></a>

### Ricursive Intelligence

角色：AI芯片设计研发

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-altera"></a>

### Altera

角色：FPGA / 设计工具

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-huawei"></a>

### 华为 / 海思

角色：CPU / 加速计算 / 电源系统

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-cambricon"></a>

### 寒武纪

角色：AI芯片 / 软件平台

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-kunlunxin"></a>

### 昆仑芯

角色：AI芯片 / 计算平台

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-synopsys"></a>

### Synopsys

角色：EDA / IP / memory compiler

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-cadence"></a>

### Cadence

角色：EDA / 设计优化

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-siemens"></a>

### Siemens

角色：设施电气与自动化 / EDA

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-empyrean"></a>

### 华大九天

角色：SPICE仿真 / EDA

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-primarius"></a>

### 概伦电子

角色：FastSPICE / EDA

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-micron"></a>

### Micron

角色：DRAM / HBM / NAND / SSD

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

所涉设施：[广岛制造基地与新洁净室项目](#facility-memory-fab-micron-hiroshima)

所涉关系：[HBM4 DRAM核心与逻辑底座](#relation-memory-rel-micron-hbm)

<a id="company-samsung"></a>

### Samsung

角色：DRAM / HBM / NAND

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

所涉设施：[V1-Line](#facility-logic-fab-samsung-v1)；[Austin厂（S2-Line）](#facility-logic-fab-samsung-austin)；[平泽 P2](#facility-memory-fab-samsung-p2)

<a id="company-sk-hynix"></a>

### SK hynix

角色：DRAM / HBM / NAND

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

所涉设施：[清州 M15X](#facility-memory-fab-sk-m15x)

所涉关系：[HBM4逻辑底座、HBM与CoWoS集成](#relation-memory-rel-sk-tsmc)；[原Intel NAND与SSD资产](#relation-memory-rel-sk-solidigm)

<a id="company-cxmt"></a>

### 长鑫存储 CXMT

角色：DRAM

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

所涉设施：[合肥DRAM基地](#facility-memory-fab-cxmt-hefei)

<a id="company-rambus"></a>

### Rambus

角色：内存接口芯片 / 接口IP

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-ymtc"></a>

### 长江存储 YMTC

角色：3D NAND / 晶圆集成

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

所涉设施：[武汉国家存储器基地（一期）](#facility-memory-fab-ymtc-wuhan)

<a id="company-kioxia"></a>

### Kioxia 铠侠

角色：NAND / SSD / 晶圆键合

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

所涉设施：[北上 Kitakami Fab2（K2）](#facility-memory-fab-kioxia-k2)

所涉关系：[合资3D NAND晶圆](#relation-memory-rel-sandisk-k2)

<a id="company-sandisk"></a>

### Sandisk

角色：NAND / SSD / HBF协作

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

所涉设施：[北上 Kitakami Fab2（K2）](#facility-memory-fab-kioxia-k2)

所涉关系：[合资3D NAND晶圆](#relation-memory-rel-sandisk-k2)

<a id="company-solidigm"></a>

### Solidigm

角色：企业SSD / QLC / 存储软件

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

所涉关系：[原Intel NAND与SSD资产](#relation-memory-rel-sk-solidigm)

<a id="company-silicon-motion"></a>

### 慧荣 Silicon Motion

角色：SSD主控 / 固件

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-maxio"></a>

### 联芸 MAXIO

角色：SSD主控

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-seagate"></a>

### Seagate

角色：HDD / HAMR / 磁记录

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-western-digital"></a>

### Western Digital

角色：HDD / 磁记录

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-eaton"></a>

### Eaton

角色：配电 / 开关柜

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-schneider"></a>

### Schneider Electric

角色：配电 / 母线系统

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-infineon"></a>

### Infineon

角色：功率半导体 / 电源参考架构

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

所涉设施：[Villach Innovation Fab](#facility-specialty-fab-ifx-villach)

所涉关系：[专用封装与测试中心](#relation-specialty-rel-ifx-amkor)

<a id="company-kehua"></a>

### 科华数据 / Kehua

角色：预制电力模块 / 电源系统

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-delta"></a>

### 台达 Delta

角色：电源 / 磁性组件 / 液冷

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-arista"></a>

### Arista

角色：交换平台 / 网络软件

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-marvell"></a>

### Marvell

角色：光DSP / 数据连接芯片

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-credo"></a>

### Credo（CRDO）

角色：SerDes IP / AEC有源铜缆 / 光DSP / 光模块 / PCIe retimer

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-lumentum"></a>

### Lumentum

角色：EML / CW激光 / OCS

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

所涉设施：[Sagamihara晶圆厂](#facility-specialty-fab-lite-sagamihara)

所涉关系：[光通信晶圆与芯片](#relation-specialty-rel-lite-sagamihara)

<a id="company-coherent"></a>

### Coherent

角色：激光与探测 / 光材料 / 热管理材料

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

所涉设施：[Sherman InP晶圆厂](#facility-specialty-fab-cohr-sherman)

所涉关系：[150mm InP光器件](#relation-specialty-rel-cohr-sherman)

<a id="company-globalfoundries"></a>

### GlobalFoundries

角色：硅光代工 / PDK

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

所涉设施：[Malta制造基地（Fab8）](#facility-logic-fab-gf-8)

所涉关系：[硅光晶圆](#relation-specialty-rel-gf-malta)；[GF Fotonix硅光平台生态协作](#relation-specialty-rel-ayar-gf)

<a id="company-tower"></a>

### Tower Semiconductor

角色：硅光代工 / PDK

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

所涉设施：[Newport Beach Fab3](#facility-specialty-fab-tower-npb)

所涉关系：[面向NVIDIA网络协议的1.6T光模块硅光生态](#relation-specialty-rel-nvidia-tower)；[硅光及特色工艺晶圆](#relation-specialty-rel-tower-fab3)

<a id="company-ayar"></a>

### Ayar Labs

角色：optical I/O / 多波长光源

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

所涉关系：[GF Fotonix硅光平台生态协作](#relation-specialty-rel-ayar-gf)

<a id="company-innolight"></a>

### 中际旭创 / InnoLight

角色：高速光模块

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-yofc"></a>

### 长飞 YOFC

角色：光纤光缆 / 高密度布线

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-hengtong"></a>

### 亨通 Hengtong

角色：棒纤缆 / 光网络

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-tfc"></a>

### 天孚通信 TFC

角色：光器件 / FAU / 光引擎制造服务

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-optowide"></a>

### 腾景科技 Optowide

角色：微光学 / 无源光器件

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-yuanjie"></a>

### 源杰科技

角色：InP光芯片 / CW激光 / EML

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-sijia"></a>

### 仕佳光子

角色：PLC / AWG / 光组件

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-ciena"></a>

### Ciena

角色：DCI / 相干模块 / 光线路系统

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-applied"></a>

### Applied Materials

角色：沉积 / 刻蚀 / CMP / 材料工程

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-tel"></a>

### Tokyo Electron

角色：涂显 / 刻蚀 / 沉积 / 清洗 / 探针机

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-lam"></a>

### Lam Research

角色：刻蚀 / 沉积 / NAND工艺

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-asml"></a>

### ASML

角色：光刻 / 计算光刻

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-asm"></a>

### ASM

角色：ALD / 外延

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-naura"></a>

### 北方华创

角色：刻蚀 / 薄膜 / 热处理 / 湿法装备

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-aixtron"></a>

### AIXTRON

角色：MOCVD / 外延装备

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-tsmc"></a>

### TSMC 台积电

角色：晶圆代工 / SoIC / CoWoS

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

所涉设施：[Fab 15](#facility-logic-fab-tsmc-15)；[Fab 18](#facility-logic-fab-tsmc-18)；[Fab 16](#facility-logic-fab-tsmc-16)；[Fab 21 第一厂](#facility-logic-fab-tsmc-21-first)

所涉关系：[B200数据中心GPU／TSMC 4NP](#relation-logic-rel-b200)；[EPYC 9755／Zen 5 CCD 4nm](#relation-logic-rel-epyc9755)；[EPYC 9965／Zen 5c CCD 3nm](#relation-logic-rel-epyc9965)；[EPYC 9005／6nm I/O die](#relation-logic-rel-epyc-iod)；[MI300X／5nm计算XCD](#relation-logic-rel-mi300-xcd)；[MI300X／6nm I/O die](#relation-logic-rel-mi300-iod)；[Meteor Lake部分支持tile](#relation-logic-rel-meteor-support)；[Core Ultra 9 288V / Lunar Lake](#relation-logic-rel-lunar)；[Trainium CoWoS封装（2022公告所述产品）](#relation-logic-rel-trainium-cowos)；[独立SRAM晶圆](#relation-memory-rel-gsi-tsmc)；[HBM4逻辑底座、HBM与CoWoS集成](#relation-memory-rel-sk-tsmc)；[40nm及更小节点的长期晶圆容量安排](#relation-specialty-rel-adi-jasm)

<a id="company-evg"></a>

### EV Group

角色：晶圆键合 / 混合键合

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-advantest"></a>

### Advantest

角色：SoC ATE

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-teradyne"></a>

### Teradyne

角色：SoC ATE

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-chroma"></a>

### 致茂 Chroma

角色：SLT / 热控 / handler / 测试验证

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-formfactor"></a>

### FormFactor

角色：探针卡 / 晶圆测试

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-robotechnik"></a>

### 罗博特科 RoboTechnik

角色：自动化装备 / 光子设备集团

国家／地区：中国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-ficontec"></a>

### ficonTEC

角色：光子微组装 / 主动对准 / 电光测试

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-pi"></a>

### PI / Physik Instrumente

角色：精密运动 / 主动光学对准

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-keysight"></a>

### Keysight

角色：光电测量 / 硅光晶圆测试

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-entegris"></a>

### Entegris

角色：CMP / 污染控制 / 高纯材料

国家／地区：美国

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-air-liquide"></a>

### Air Liquide

角色：电子特气 / 前驱体 / 供料

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-ajinomoto"></a>

### 味之素 Ajinomoto

角色：ABF封装绝缘膜

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-merck"></a>

### Merck

角色：薄膜前驱体 / 电子化学品

国家／地区：其他地区

角色沿用公司目录；具体制造关系以本资料相应节点和关系的来源为准。

<a id="company-soitec"></a>

### Soitec

角色：SOI等工程衬底与Smart Cut层转移

国家／地区：法国

[企业资料](https://www.soitec.com/home/technology/innovation/smart-cut)

角色依据：[25](#source-w-09)

<a id="company-amkor"></a>

### Amkor

角色：外包封装与测试服务

国家／地区：美国总部；多地区制造

[企业资料](https://amkor.com/test-services/)

角色依据：[15](#source-c-amkor)

所涉设施：[Amkor ATC1 – Shanghai](#facility-package-amkor-atc)；[Amkor ATP P3/P4](#facility-package-amkor-atp)

所涉关系：[专用封装与测试中心](#relation-specialty-rel-ifx-amkor)

<a id="company-shin-etsu"></a>

### 信越化学／信越半导体

角色：半导体硅晶体、抛光片、外延及SOI衬底

国家／地区：日本

[企业资料](https://www.shinetsu.co.jp/en/products/electronics-materials/silicon-wafers/)

角色依据：[17](#source-w-01) [38](#source-w-22)

所涉设施：[白河工厂](#facility-wafer-fac-shirakawa)

<a id="company-sumco"></a>

### SUMCO

角色：半导体硅片与按需外延、SOI等加工

国家／地区：日本

[企业资料](https://www.sumcosi.com/english/products/process/)

角色依据：[19](#source-w-03) [39](#source-w-23)

所涉设施：[九州事业所长浜工厂](#facility-wafer-fac-nagahama)

<a id="company-globalwafers"></a>

### 环球晶 GlobalWafers

角色：半导体硅抛光、外延及SOI衬底

国家／地区：台湾地区

[企业资料](https://www.sas-globalwafers.com/)

角色依据：[41](#source-w-25) [42](#source-w-26)

所涉设施：[GWA Sherman基地](#facility-wafer-fac-gwa-sherman)；[St. Peters基地](#facility-wafer-fac-memc-stpeters)

<a id="company-siltronic"></a>

### Siltronic

角色：CZ/FZ硅晶体、抛光与外延硅片

国家／地区：德国

[企业资料](https://www.siltronic.com/en/products.html)

角色依据：[20](#source-w-04) [21](#source-w-05) [22](#source-w-06) [23](#source-w-07)

所涉设施：[Portland基地](#facility-wafer-fac-portland)

<a id="company-sk-siltron"></a>

### SK siltron

角色：硅抛光片与外延片；SiC业务另列材料路线

国家／地区：韩国

[企业资料](https://www.sksiltron.com/en/wafer/wafer.do)

角色依据：[34](#source-w-18) [44](#source-w-28) [45](#source-w-29)

所涉设施：[Gumi Plant 3](#facility-wafer-fac-gumi3)

<a id="company-shanghai-xinsheng"></a>

### 上海新昇

角色：300mm硅抛光片与外延片制造

国家／地区：中国

[企业资料](https://www.zingsemi.com/)

角色依据：[46](#source-w-30) [47](#source-w-31)

所涉设施：[临港基地](#facility-wafer-fac-xinsheng)

<a id="company-zhonghuan-leading"></a>

### 中环领先

角色：CZ/FZ硅材料、抛光与外延等半导体材料

国家／地区：中国

[企业资料](https://www.zhlxsemicon.com/about.html)

角色依据：[48](#source-w-32) [49](#source-w-33)

所涉设施：[江苏宜兴基地](#facility-wafer-fac-yixing)

<a id="company-wacker"></a>

### Wacker Chemie

角色：电子级多晶硅及FZ用多晶棒

国家／地区：德国

[企业资料](https://www.wacker.com/)

角色依据：[18](#source-w-02)

<a id="company-hemlock"></a>

### Hemlock Semiconductor

角色：半导体硅片用超高纯多晶硅

国家／地区：美国

[企业资料](https://www.hscpoly.com/markets-technologies/electronics/)

角色依据：[31](#source-w-15)

<a id="company-tokuyama"></a>

### Tokuyama 德山

角色：硅片用电子级多晶硅及质量分析

国家／地区：日本

[企业资料](https://www.tokuyama.co.jp/eng/products/electronic_materials/polysilicon.html)

角色依据：[32](#source-w-16) [50](#source-w-34)

<a id="company-pva-tepla"></a>

### PVA TePla

角色：CZ、FZ及其他材料长晶设备与工艺支持

国家／地区：德国

[企业资料](https://www.pvatepla.com/products-technologies/crystal-growth/)

角色依据：[28](#source-w-12) [29](#source-w-13) [37](#source-w-21)

<a id="company-ferrotec"></a>

### Ferrotec

角色：半导体级硅单晶提拉设备及配套

国家／地区：日本

[企业资料](https://www.ferrotec-global.com/tech_1_10.php)

角色依据：[30](#source-w-14)

<a id="company-kla"></a>

### KLA

角色：晶圆制造与电路制造的检测、量测设备；具体平台适用阶段需分别核对。

国家／地区：美国

[企业资料](https://www.kla.com/products/wafer-manufacturing/wafer-defect-inspection-review)

角色依据：[9](#source-c-kla) [27](#source-w-11)

<a id="company-axt"></a>

### AXT

角色：InP、GaAs等衬底；与硅长晶分属材料路线

国家／地区：美国

[企业资料](https://www.axt.com/products)

角色依据：[33](#source-w-17)

<a id="company-umc"></a>

### UMC 联华电子

角色：晶圆代工；Fab12A的材料、平台与厂区状态按对应公开来源核对。

国家／地区：中国台湾

[企业资料](https://www.umc.com/en)

角色依据：[74](#source-l-umc-12a)

所涉设施：[Fab 12A](#facility-logic-fab-umc-12a)

<a id="company-broadcom"></a>

### Broadcom 博通

角色：在所列协议范围内参与Google未来TPU的开发与供应；该角色不能据此认定为晶圆制造方。

国家／地区：美国

[企业资料](https://investors.broadcom.com/financial-information/sec-filings)

角色依据：[63](#source-l-broadcom-google)

所涉关系：[未来TPU代际开发与供应（2026协议）](#relation-logic-rel-google-broadcom)

<a id="company-gsi-technology"></a>

### GSI Technology

角色：独立SRAM设计销售，委托TSMC制造

国家／地区：美国

[企业资料](https://gsitechnology.com/)

角色依据：[82](#source-s-ms-gsi)

所涉关系：[独立SRAM晶圆](#relation-memory-rel-gsi-tsmc)

<a id="company-texas-instruments"></a>

### Texas Instruments

角色：模拟与嵌入式IDM；自有300mm晶圆厂并选择性外包

国家／地区：美国

[企业资料](https://www.ti.com/)

角色依据：[101](#source-s-ms-ti-sm1) [102](#source-s-ms-ti-ar)

所涉设施：[Sherman SM1](#facility-specialty-fab-ti-sm1)

所涉关系：[模拟及嵌入式晶圆产品](#relation-specialty-rel-ti-sm1)

<a id="company-analog-devices"></a>

### Analog Devices

角色：模拟混合信号IDM；自有Limerick与外部代工协同

国家／地区：美国

[企业资料](https://www.analog.com/)

角色依据：[103](#source-s-ms-adi-pcn) [104](#source-s-ms-adi-tsmc)

所涉设施：[Limerick晶圆厂（ADLK）](#facility-specialty-fab-adi-limerick)

所涉关系：[40nm及更小节点的长期晶圆容量安排](#relation-specialty-rel-adi-jasm)；[PCN 26_0033列示XF65产品](#relation-specialty-rel-adi-limerick)

<a id="company-stmicroelectronics"></a>

### STMicroelectronics

角色：模拟、功率与多类特色工艺IDM

国家／地区：欧洲（跨国）

[企业资料](https://www.st.com/)

角色依据：[109](#source-s-ms-st-bcd) [110](#source-s-ms-st-network) [111](#source-s-ms-st-outsourcing)

所涉设施：[Catania Silicon Carbide Campus](#facility-specialty-fab-st-catania)

所涉关系：[200mm SiC衬底至功率器件及模块](#relation-specialty-rel-st-catania)

<a id="company-onsemi"></a>

### onsemi

角色：功率与传感器IDM；SiC晶体到器件制造网络

国家／地区：美国

[企业资料](https://www.onsemi.com/)

角色依据：[113](#source-s-ms-on-ar)

所涉设施：[Hudson SiC晶体工厂](#facility-specialty-fab-on-hudson)

所涉关系：[SiC晶体与晶锭](#relation-specialty-rel-on-hudson)

<a id="company-hua-hong"></a>

### 华虹半导体

角色：特色工艺晶圆代工；BCD及功率器件平台

国家／地区：中国

[企业资料](https://www.huahongsemiconductor.com/)

角色依据：[115](#source-s-ms-hh-bcd)

<a id="company-smic"></a>

### 中芯国际

角色：晶圆代工；公开BCD与模拟工艺平台

国家／地区：中国

[企业资料](https://www.smics.com/)

角色依据：[116](#source-s-ms-smic-bcd)

所涉设施：[中芯北京厂区](#facility-logic-fab-smic-beijing)

## 来源、定位与支持范围

<a id="source-c-fab"></a>

### [1] Fabs, Fabless Companies, and Foundries Explained

[Lam Research](https://newsroom.lamresearch.com/difference-between-fab-vs-foundry) · 发布：2023-08-07 · 核读：2026-10-24 · official / full-text

定位：Semi 101，定义与Lam’s Role

支持范围：Fab设施、Foundry/Fabless/IDM经营方式与设备供应商角色。

<a id="source-c-nist"></a>

### [2] Semiconductor Glossary

[NIST](https://www.nist.gov/semiconductors/semiconductor-glossary) · 发布：2022-10-03 · 核读：2026-10-24 · official / full-text

定位：Wafer、Transistor、Integrated circuit、Fab

支持范围：晶圆是承载器件的半导体基底；晶圆与电路和Fab的区别。

<a id="source-c-chipmaking"></a>

### [3] How microchips are made

[ASML](https://www.asml.com/en/technology/all-about-microchips/how-microchips-are-made) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：The chipmaking process；Repeat as needed

支持范围：沉积、涂胶、曝光、显影、刻蚀与量测的重复；示意不等于完整工艺配方。

<a id="source-c-litho"></a>

### [4] Lithography principles

[ASML](https://www.asml.com/en/technology/lithography-principles) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：投影、mask/reticle、Measuring accuracy

支持范围：光刻转移图形及光学/机械/量测协同；不是直接把光刻等同刻蚀。

<a id="source-c-create"></a>

### [5] Materials Deposition

[Applied Materials](https://www.appliedmaterials.com/us/en/semiconductor/products/create.html) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Create；Materials Deposition

支持范围：PVD/CVD/ALD、导体和绝缘体材料、厚度和过程变量；公司产品能力，不证明独家供货。

<a id="source-c-shape"></a>

### [6] Materials Removal

[Applied Materials](https://www.appliedmaterials.com/us/en/semiconductor/products/shape.html) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Shape；etch、selective removal、CMP

支持范围：刻蚀选择比/几何结构与CMP平坦化的不同任务。

<a id="source-c-modify"></a>

### [7] Materials Modification

[Applied Materials](https://www.appliedmaterials.com/us/en/semiconductor/products/modify.html) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Modify；Ion implantation、Annealing

支持范围：掺杂与退火改变电性/修复晶格；材料与工艺按器件选择。

<a id="source-c-process"></a>

### [8] Front-end Manufacturing

[Semiconductor Industry Association](https://www.semiconductors.org/semiconductors-101/how-are-semiconductors-made/stage-3-front-end-manufacturing/) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：工序列表与Metalization

支持范围：器件制造重复工序、金属互连和工艺量测；不是所有产品统一配方。

<a id="source-c-kla"></a>

### [9] Chip Manufacturing

[KLA](https://www.kla.com/products/chip-manufacturing) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Defect Inspection and Review；Metrology；Process Control

支持范围：缺陷检测和尺寸/形貌量测及过程控制的角色，不证明具体厂级良率。

<a id="source-c-oip"></a>

### [10] Open Innovation Platform

[TSMC](https://www.tsmc.com/english/dedicatedFoundry/oip) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：IP、EDA、Design Center、Value Chain、3DFabric Alliances

支持范围：设计生态由IP、EDA、设计服务、制造和封装协作构成。

<a id="source-c-eda"></a>

### [11] EDA Alliance

[TSMC](https://www.tsmc.com/english/dedicatedFoundry/oip/eda_alliance) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：IC design / physical implementation / final tapeout signoff

支持范围：设计、布局布线、物理校验、寄生参数抽取与流片签核；伙伴认证范围。

<a id="source-c-mask"></a>

### [12] Mask Services

[TSMC](https://www.tsmc.com/english/dedicatedFoundry/services/mask_services) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Mask services概览与制造支持

支持范围：掩模是制造接口；mask服务与客户电路设计为不同环节。

<a id="source-c-materials"></a>

### [13] Semiconductor Manufacturing

[Entegris](https://www.entegris.com/en/home/our-science/by-industry/microelectronics/semiconductor.html) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：CMP、Deposition、Wet Etch and Clean及Contamination Control

支持范围：前驱体、抛光和清洗、过滤和污染控制的功能。

<a id="source-c-3dfabric"></a>

### [14] TSMC 3DFabric

[TSMC](https://3dfabric.tsmc.com/english/dedicatedFoundry/technology/3DFabric.htm) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：SoIC、CoWoS、InFO技术组合

支持范围：芯粒/芯片堆叠与先进封装；封装服务与晶圆制造分别识别。

<a id="source-c-amkor"></a>

### [15] IC Semiconductor Test Services

[Amkor](https://amkor.com/test-services/) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Test Equipment；ATC1–Shanghai；ATP P3/P4

支持范围：晶圆探针、成品、老化与系统级测试；上海和菲律宾设施目录能力。

<a id="source-c-amkor-package"></a>

### [16] Semiconductor Packaging Solutions

[Amkor](https://amkor.com/packaging/) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Packaging portfolio

支持范围：封装服务能力与多种封装形式；不证明任何特定GPU客户委托。

<a id="source-w-01"></a>

### [17] Silicon Wafers

[Shin-Etsu Chemical](https://www.shinetsu.co.jp/en/products/electronics-materials/silicon-wafers/) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Silicon Wafers正文首两段；Series Name

支持范围：硅石、硅金属、多晶硅、单晶锭及衬底角色；集团产品种类。

<a id="source-w-02"></a>

### [18] Purity Is Our Recipe for Success — Annual Report 2022

[Wacker Chemie](https://reports.wacker.com/2022/annual-report/sustainable-solutions/purity-is-our-recipe-for-success.html) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Polysilicon正文第2–7段；Glossary Silicon / Polysilicon

支持范围：冶金硅经TCS蒸馏和Siemens沉积；电子级与太阳能级区别。年度为2022，未以版权年份推定发布日。

<a id="source-w-03"></a>

### [19] Production Processes

[SUMCO](https://www.sumcosi.com/english/products/process/) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Monocrystalline pulling process；Other processes；Specialized processing

支持范围：CZ、MCZ与FZ选择；外延和SOI属于可选特殊加工。

<a id="source-w-04"></a>

### [20] Silicon Wafers — How to make a silicon wafer

[Siltronic](https://www.siltronic.com/en/products.html) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Cylindrical grinding；Wire slicing；Lapping；Cleaning and etching

支持范围：晶锭定向、加工平行度、研磨及腐蚀去损伤；不代表每家相同配方。

<a id="source-w-05"></a>

### [21] Polished Wafers

[Siltronic](https://www.siltronic.com/en/products/polished-wafers.html) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Polished wafers正文第1–3段

支持范围：CZ/FZ晶体经CMP制成抛光硅片；平坦度和表面质量。

<a id="source-w-06"></a>

### [22] Epitaxial Wafers

[Siltronic](https://www.siltronic.com/en/products/epitaxial-wafers.html) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Epitaxial wafers正文第1–4段

支持范围：抛光Si表面沉积单晶Si外延层，可独立设计外延与衬底性质。

<a id="source-w-07"></a>

### [23] Special Products

[Siltronic](https://www.siltronic.com/en/products/special-products.html) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Float zone/FZ；PowerFZ段

支持范围：低氧、高电阻率、载流子寿命与径向电阻率均匀性；不引用领先排名。

<a id="source-w-08"></a>

### [24] Epitaxial Wafers for High Performance Devices

[Topsil](https://www.topsil.com/wp-content/uploads/2023/05/topsilepi2014v2.pdf) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：印刷p2：Ingot Growing步骤4–12；p3：步骤17–21；p4：步骤22–25

支持范围：晶锭几何处理、倒角、化学去损伤和清洗技术。历史工艺册，不据此判断2026公司或产线状态。

<a id="source-w-09"></a>

### [25] Smart Cut Technology

[Soitec](https://www.soitec.com/home/technology/innovation/smart-cut) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：A scalpel on an Atomic scale；Numerous industrial advantages

支持范围：离子注入、分子键合、薄晶层转移、供体表面修复及再用；不承诺无限复用。

<a id="source-w-10"></a>

### [26] Quality Assurance

[GlobalWafers](https://www.sas-globalwafers.com/en/quality-assurance-en/) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Strict examination and control：FTIR、Surface Analysis、4-Point-Probe、Spreading Resistance Profiling

支持范围：氧碳、表面与电阻率为不同验收项目；不提供基地数值良率。

<a id="source-w-11"></a>

### [27] Defect Inspection and Review — Wafer Manufacturing

[KLA](https://www.kla.com/products/wafer-manufacturing/wafer-defect-inspection-review) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：页首正文；Surfscan Unpatterned Wafer Defect Inspection Systems及Applications

支持范围：空白晶圆/外延片/SOI缺陷分类与进出厂质量控制；不把缺陷数直接变为芯片电学良率。

<a id="source-w-12"></a>

### [28] Czochralski Process

[PVA TePla](https://www.pvatepla.com/products-technologies/crystal-growth/czochralski-process/) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Perfect Silicon；The Process及[A]–[F]；Technical Support；SC-Line

支持范围：CZ的热场、籽晶、提拉和旋转控制；半导体与光伏设备用途区分。

<a id="source-w-13"></a>

### [29] Float-Zone Process

[PVA TePla](https://www.pvatepla.com/products-technologies/crystal-growth/float-zone/) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：The process；Zone Melting Crystal Growth Method；The Technology

支持范围：高频局部熔化、供料与籽晶形成单晶；无石英坩埚降低氧污染。

<a id="source-w-14"></a>

### [30] Semiconductor Single Crystal Silicon Ingot Puller

[Ferrotec](https://www.ferrotec-global.com/tech_1_10.php) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：FT-CZ1200Se/1400Se；Specification表头Semiconductor grade

支持范围：半导体级单晶硅提拉设备及真空/加热配套；不推断指定客户供货。

<a id="source-w-15"></a>

### [31] Electronics

[Hemlock Semiconductor](https://www.hscpoly.com/markets-technologies/electronics/) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Electronics正文第2–3段

支持范围：用于半导体晶圆的超高纯多晶硅业务；不采用供应商数量与领先性宣传。

<a id="source-w-16"></a>

### [32] High-purity Polycrystalline Silicon

[Tokuyama](https://www.tokuyama.co.jp/eng/products/electronic_materials/polysilicon.html) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Product overview：Grades、General applications；Special characteristics

支持范围：供硅片使用的多晶硅及块料/棒料形态；纯度数字属于厂商规格。

<a id="source-w-17"></a>

### [33] Semiconductor Substrates and Materials

[AXT](https://www.axt.com/products) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Product Overview；Indium Phosphide；Gallium Arsenide

支持范围：InP/GaAs衬底和VGF长晶；材料衬底不等于激光器或成品芯片。

<a id="source-w-18"></a>

### [34] SiC Wafer Portfolio

[SK siltron](https://www.sksiltron.com/m/en/wafer/waferC.do) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：4H SiC substrates；SiC epitaxial wafer

支持范围：SiC由物理气相输运长晶，可再加SiC外延；与元素Si路线分开。

<a id="source-w-19"></a>

### [35] シリコンウエハーができるまで／製品案内

[Shin-Etsu Handotai](https://www.shinetsu.co.jp/seh/shirakawa/product/) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：ケイ石；還元／精製；蒸留／精製；シリコンウエハー；半導体チップ

支持范围：石英的碳还原；最终清洗、密封出货与后续器件制造的边界。

<a id="source-w-20"></a>

### [36] Three-Dimensional analysis of melt flow and oxygen transport in 300 mm Czochralski silicon growth under a transverse magnetic field

[Journal of Crystal Growth / Elsevier](https://www.sciencedirect.com/science/article/pii/S0022024826001570) · 发布：2026-08-15 · 核读：2026-10-24 · paper / excerpt

定位：Abstract；DOI 10.1016/j.jcrysgro.2026.128640

支持范围：仅可核摘要：磁场、熔液流动与氧输运的联系。源站全文访问受限，不引用数值模拟细节。

<a id="source-w-21"></a>

### [37] Crystal Growth Technologies

[PVA TePla](https://www.pvatepla.com/products-technologies/crystal-growth/) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Czochralski、Float zone、Physical Vapor Transport、Vertical Gradient Freeze四卡片

支持范围：Si长晶与SiC/AlN、化合物半导体长晶的设备路线分类。

<a id="source-w-22"></a>

### [38] 白河工場案内

[Shin-Etsu Handotai](https://www.shinetsu.co.jp/seh/shirakawa/factory/) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：トップメッセージ；白河工場概要；信越半導体沿革2000年代

支持范围：白河制造主体、地址、单晶/抛光/外延一贯制造及300mm历史生产节点。

<a id="source-w-23"></a>

### [39] Corporate Data — Plants

[SUMCO](https://www.sumcosi.com/english/corporate/profile.html) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Plants：Kyushu Factory (Nagahama)

支持范围：公司业务及九州长浜厂地址；不外推本厂产品直径。

<a id="source-w-24"></a>

### [40] Site Data (2025 results)

[SUMCO](https://www.sumcosi.com/english/csr/sitedata.html) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Kyushu Factory (Nagahama)：Scope of business

支持范围：2025年度仍列示长浜硅片设计、开发和制造；ISO/环境数据不是良率。

<a id="source-w-25"></a>

### [41] Overview / Locations

[GlobalWafers](https://www.gw-semi.com/overview-locations/) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Sherman — GlobalWafers America；St. Peters：Products及地址

支持范围：GWA的300mm抛光/外延与St. Peters的200/300mm SOI；目录旧计划文字不作当前状态。

<a id="source-w-26"></a>

### [42] GlobalWafers Reports Q2 2026 Results

[GlobalWafers](https://www.sas-globalwafers.com/en/gwc_news_en_20260804/) · 发布：2026-08-04 · 核读：2026-10-24 · official / full-text

定位：全球扩产进展段：Sherman、St. Peters及产能爬坡

支持范围：GWA多家Tier-1资格认证与STP新12英寸SOI逐步量产；不推算满产或数值良率。

<a id="source-w-27"></a>

### [43] Sites — Portland

[Siltronic](https://www.siltronic.com/en/our-company/sites.html) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Portland正文两段；Siltronic Corporation地址

支持范围：Portland生产200mm抛光/外延片，使用德国所长晶体；并非此厂全链长晶。

<a id="source-w-28"></a>

### [44] Domestic Offices

[SK siltron](https://www.sksiltron.com/en/company/office01.do) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Gumi Plant 3 (Head Office)

支持范围：龟尾3厂300mm长晶/晶圆加工及200/300mm外延的厂级范围和地址。

<a id="source-w-29"></a>

### [45] Si Wafer

[SK siltron](https://www.sksiltron.com/en/wafer/wafer.do) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：Semiconductor Value Chain；Polished Wafer；Epitaxial Wafer

支持范围：硅抛光片与外延片产品及材料/电路制造的不同阶段；不与美国CSS的SiC混用。

<a id="source-w-30"></a>

### [46] 上海新昇半导体科技有限公司

[上海新昇](https://www.zingsemi.com/) · 发布：未注明 · 核读：2026-10-24 · official / excerpt

定位：公司介绍；联系我们

支持范围：300mm硅片业务与上海临港云水路1000号地址。页面直接访问超时，证据限官方索引摘录。

<a id="source-w-31"></a>

### [47] 上海新昇02专项项目顺利通过正式验收

[上海新昇](https://www.zingsemi.com/news/%E4%B8%8A%E6%B5%B7%E6%96%B0%E6%98%8702%E4%B8%93%E9%A1%B920-14nm%E9%A1%B9%E7%9B%AE%E9%A1%BA%E5%88%A9%E9%80%9A%E8%BF%87%E6%AD%A3%E5%BC%8F%E9%AA%8C%E6%94%B6/) · 发布：2021-06-27 · 核读：2026-10-24 · official / excerpt

定位：项目成果段；验收结论段

支持范围：2021年300mm抛光/外延成套工艺产业化验收与量产；不沿用历史产能为2026数值。直接打开超时。

<a id="source-w-32"></a>

### [48] 领先布局

[中环领先](https://www.zhlxsemicon.com/about.html) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：产业布局：江苏宜兴；历史沿革2020；页尾地址

支持范围：宜兴8–12英寸研发/规模制造、300mm抛光片历史量产；70万片/月为规划而非实际产能。

<a id="source-w-33"></a>

### [49] 中环领先半导体科技股份有限公司无形资产市场价值资产评估报告

[中环领先 / 巨潮资讯](https://static.cninfo.com.cn/finalpage/2026-07-03/1225407419.PDF) · 发布：2026-07-03 · 核读：2026-10-24 · filing / full-text

定位：正文p4（PDF第7页）：企业概况

支持范围：现名、曾用名和宜兴地址；报告日2026-07-02、披露日2026-07-03。

<a id="source-w-34"></a>

### [50] Electronic Materials Business Division Business Briefings

[Tokuyama](https://www.tokuyama.co.jp/eng/ir/pdf/202401_zigyo_e.pdf) · 发布：2024-09-20 · 核读：2026-10-24 · official / full-text

定位：封面2024-09-20；p8纯度要求；p10 Polycrystalline Silicon Manufacturing Process

支持范围：关键杂质按元素控制；TCS合成/蒸馏、沉积硅棒、破碎/清洗/分析。文件名不是发布日期。

<a id="source-w-35"></a>

### [51] Annual Report 2023

[REC Silicon](https://recsilicon.com/wp-content/uploads/2024/03/rec-silicon-annual-report-2023.pdf) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：印刷p9：Moses Lake — fluidized bed reactor

支持范围：历史FBR实例的热硅烷流化、颗粒沉积与连续出料。该例为光伏级，不用于推断2026工厂状态或半导体级认证。

<a id="source-w-36"></a>

### [52] Products — MDZ Flatness and Nanotopography

[GlobalWafers](https://www.gw-semi.com/products/) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：MDZ Flatness and Nanotopography；Summary and References

支持范围：平坦度、自由态纳米形貌及表面粗糙度的不同尺度；不采用页面宣传的良率增幅。

<a id="source-l-nvidia-b200"></a>

### [53] NVIDIA Blackwell Platform Arrives to Power a New Era of Computing

[NVIDIA](https://nvidianews.nvidia.com/news/nvidia-blackwell-platform-arrives-to-power-a-new-era-of-computing/) · 发布：2024-03-18 · 核读：2026-10-23 · official / full-text

定位：Blackwell Innovations / World’s Most Powerful Chip；GB200段

支持范围：B200所属数据中心Blackwell的TSMC 4NP与双裸片；不外推到RTX或其他代际。

<a id="source-l-amd-epyc-arch"></a>

### [54] 5th Gen AMD EPYC Processor Architecture

[AMD](https://docs.amd.com/api/khub/documents/UIqhAbjRhgnzgzzdVU4pUw/content) · 发布：未注明 · 核读：2026-10-23 · official / full-text

定位：First Edition March 2025；印刷pp.5–7，Decoupled Innovation Paths / Simplified Production

支持范围：Zen 5、Zen 5c、I/O die工艺拆分及小裸片筛选机制；只采用相关章节。

<a id="source-l-amd-epyc-sku"></a>

### [55] AMD EPYC 9005 Series Server CPUs Data Sheet

[AMD](https://www.amd.com/content/dam/amd/en/documents/epyc-business-docs/datasheets/amd-epyc-9005-series-processor-datasheet.pdf) · 发布：未注明 · 核读：2026-10-23 · official / full-text

定位：PID 242937604-G，November 2025；p.2型号表9965与9755行

支持范围：9755对应Zen 5、9965对应Zen 5c；PDF元数据误标4004，正文标题和表格为9005。

<a id="source-l-amd-10k"></a>

### [56] AMD FY2025 Form 10-K

[AMD / SEC](https://ir.amd.com/financial-information/sec-filings/content/0000002488-26-000018/amd-20251227.htm) · 发布：2026-02-04 · 核读：2026-10-23 · filing / full-text

定位：Manufacturing Arrangements；Risk Factors中7nm-and-lower CPU/GPU段

支持范围：TSMC、GF等制造分工与良率风险；公司级披露与产品级架构交叉核对，非逐厂分配表。

<a id="source-l-amd-mi300x"></a>

### [57] AMD Instinct MI300X Accelerator

[AMD](https://www.amd.com/en/products/accelerators/instinct/mi300/mi300x.html) · 发布：未注明 · 核读：2026-10-23 · official / full-text

定位：Specifications / Product Details / Lithography

支持范围：MI300X具体产品的TSMC 5nm与6nm；页面列产品发布日期2023-12-06，非网页发布日期。

<a id="source-l-amd-cdna3"></a>

### [58] Introducing AMD CDNA 3 Architecture

[AMD](https://www.amd.com/content/dam/amd/en/documents/instinct-tech-docs/white-papers/amd-cdna-3-white-paper.pdf) · 发布：未注明 · 核读：2026-10-23 · official / full-text

定位：印刷pp.2–5，Figures 1–3；p.10 I/O dies

支持范围：MI300X八个XCD、四个IOD及5nm/6nm堆叠；不采用宣传性性能比较。

<a id="source-l-intel-idm"></a>

### [59] Expanding Intel’s Foundry Partnerships: A Critical Piece of IDM 2.0

[Intel](https://www.intel.com/content/www/us/en/newsroom/opinion/expanding-foundry-partnerships-critical-piece.html) · 发布：2021-08-19 · 核读：2026-10-23 · official / full-text

定位：modular approach段；Meteor Lake compute tile与supporting tiles段

支持范围：2021年已披露的混合制造方案：Meteor Lake计算tile Intel 4、部分支持tile TSMC；当时为计划，配合后续型号手册阅读。

<a id="source-l-intel-handbook"></a>

### [60] Edge AI Handbook: A Practical Approach

[Intel](https://cdrdv2-public.intel.com/873131/873131_Edge_AI_Handbook_Rev1.0.pdf) · 发布：未注明 · 核读：2026-10-23 · official / full-text

定位：January 2026，Document 873131-1.0；印刷p.17 Table 14

支持范围：155H/Meteor Lake与288V/Lunar Lake的型号、上市季度、Lithography字段。该表不是完整逐tile BOM。

<a id="source-l-intel-lunar"></a>

### [61] Fact Sheet: Intel Unveils Lunar Lake Architecture

[Intel](https://download.intel.com/newsroom/2024/client-computing/Lunar-Lake-Architecture-Fact-Sheet.pdf) · 发布：2024-06-04 · 核读：2026-10-23 · official / full-text

定位：p.1 Lunar Lake Overview

支持范围：两个tile经Foveros连接并带封装内存的架构；此文不披露各tile晶圆代工节点。

<a id="source-l-tpu-v4"></a>

### [62] TPU v4: An Optically Reconfigurable Supercomputer for Machine Learning with Hardware Support for Embeddings

[Google作者 / ISCA 2023](https://arxiv.org/pdf/2304.01433) · 发布：未注明 · 核读：2026-10-23 · paper / full-text

定位：ISCA 2023；DOI 10.1145/3579371.3589350；印刷p.7 Table 4

支持范围：TPU v4的7nm与2020生产部署；所核论文未点名晶圆代工方或厂区。

<a id="source-l-broadcom-google"></a>

### [63] Broadcom Form 8-K — Google TPU agreements

[Broadcom / SEC](https://investors.broadcom.com/static-files/c906d370-921b-4bc2-bb7b-57877dfcf1ae) · 发布：2026-04-06 · 核读：2026-10-23 · filing / full-text

定位：p.2 Item 8.01第一段

支持范围：未来TPU代际开发和供应协议；不是TPU v4晶圆制造披露，也未指定foundry。

<a id="source-l-aws-trn3"></a>

### [64] Announcing Amazon EC2 Trn3 UltraServers for faster, lower-cost generative AI training

[AWS](https://aws.amazon.com/about-aws/whats-new/2025/12/amazon-ec2-trn3-ultraservers/) · 发布：2025-12-02 · 核读：2026-10-23 · official / full-text

定位：公告首段

支持范围：Trainium3为AWS首款3nm AI芯片、Trn3 UltraServers GA；本公告未披露晶圆代工方。

<a id="source-l-tsmc-aws-cowos"></a>

### [65] TSMC Launches OIP 3DFabric Alliance to Accelerate 3D IC Ecosystem Innovation

[TSMC](https://pr.tsmc.com/system/files/newspdf/attachment/d2242e00cdbb543ad4dfdec68b3c3db2dd41ee5e/1026%20OIP%203D%20Fabric%20Alliance_final%20_wmn.pdf) · 发布：2022-10-27 · 核读：2026-10-23 · official / full-text

定位：p.2 AWS / Nafea Bshara引述

支持范围：当时Trainium与TSMC CoWoS封装合作进入生产；没有Trainium3节点或其晶圆厂分配。

<a id="source-l-tsmc-20f"></a>

### [66] TSMC 2025 Form 20-F

[TSMC / SEC](https://investor.tsmc.com/sites/ir/sec-filings/2025_20F%20Report.pdf) · 发布：2026-04-16 · 核读：2026-10-23 · filing / full-text

定位：印刷pp.15–16 Semiconductor Manufacturing Capacity and Technology及工厂表脚注；p.25 TSMC Arizona

支持范围：截至2026-02-28在营厂名单；节点栏截至2025年末。选取Fab 15/16/18/21，不把工艺能力当客户产品分厂证据。

<a id="source-l-tsmc-arizona"></a>

### [67] TSMC Arizona

[TSMC](https://www.tsmc.com/static/abouttsmcaz/index.htm) · 发布：未注明 · 核读：2026-10-23 · official / full-text

定位：Key Milestones / First Fab、Second Fab

支持范围：第一厂N4于2024Q4 HVM；第二厂N3目标2027下半年。只引用这些带明确时期的里程碑。

<a id="source-l-intel-10k"></a>

### [68] Intel FY2025 Form 10-K

[Intel / SEC](https://www.intc.com/filings-reports/all-sec-filings/content/0000050863-26-000011/intc-20251227.htm) · 发布：2026-01-23 · 核读：2026-10-23 · filing / full-text

定位：印刷p.12 Manufacturing

支持范围：Arizona Intel 18A爬坡；Ohio放缓、Germany fab和Poland封测扩建计划终止。运营、在建与取消分别标记。

<a id="source-l-intel-fab52"></a>

### [69] Intel Unveils Panther Lake Architecture: First AI PC Platform Built on 18A

[Intel](https://www.intel.com/content/www/us/en/newsroom/news/client-computing/intel-unveils-panther-lake-architecture-first-ai-pc-platform-built-on-18a.html) · 发布：2025-10-09 · 核读：2026-10-23 · official / full-text

定位：News Highlights及Fab 52段

支持范围：Fab 52位于Chandler Ocotillo，运营与18A爬坡；公告当时将后续HVM列为预期，不改写为精确完成日。

<a id="source-l-intel-fab34"></a>

### [70] Intel to Repurchase 49% Equity Interest in Ireland Fab Joint Venture

[Intel](https://www.intel.com/content/www/us/en/newsroom/news/corporate/intel-repurchase-49-equity-interest-ireland-fab-joint-venture.html) · 发布：2026-04-01 · 核读：2026-10-23 · official / full-text

定位：正文末段 Ireland and Fab 34 remain central / high-volume semiconductor fabrication facility

支持范围：Fab 34在爱尔兰采用Intel 4和Intel 3进行高量产，产品例为Core Ultra与Xeon 6。

<a id="source-l-intel-d1x"></a>

### [71] High NA EUV at Intel

[Intel](https://www.intel.com/content/www/us/en/newsroom/resources/intel-high-na-euv.html) · 发布：2024-04-18 · 核读：2026-10-24 · official / full-text

定位：Images首项D1X/Hillsboro；Video说明D1X test manufacturing factory

支持范围：D1X位于Oregon Hillsboro，为测试制造/工艺研发厂，2024年High-NA EUV安装验证；不是商业产品厂级良率报告。

<a id="source-l-samsung-v1"></a>

### [72] Samsung Electronics Begins Mass Production at New EUV Manufacturing Line

[Samsung](https://news.samsung.com/global/samsung-electronics-begins-mass-production-at-new-euv-manufacturing-line) · 发布：2020-02-20 · 核读：2026-10-23 · official / full-text

定位：V1量产正文；Global manufacturing sites表

支持范围：Hwaseong V1的2020年7/6nm移动芯片量产记录、12英寸；3nm在此文是后续计划。

<a id="source-l-samsung-austin"></a>

### [73] History — Samsung Austin Semiconductor

[Samsung](https://semiconductor.samsung.com/sas/company/history/) · 发布：未注明 · 核读：2026-10-23 · official / full-text

定位：2009、2011、2013、2015、2017、2026时间线

支持范围：Austin厂从300mm、Mobile SoC到28/14nm及foundry业务的历史；不把Taylor项目并入Austin在营产线。

<a id="source-l-umc-12a"></a>

### [74] UMC Overview

[UMC](https://www.umc.com/en/About/about_overview) · 发布：未注明 · 核读：2026-10-23 · official / full-text

定位：Diversified Manufacturing / Fab 12A

支持范围：台南Fab 12A自2002年量产、14/28nm；作为多期厂区计一个代表条目。

<a id="source-l-gf-malta"></a>

### [75] Malta, New York Manufacturing

[GlobalFoundries](https://gf.com/manufacturing/malta/) · 发布：未注明 · 核读：2026-10-23 · official / full-text

定位：Malta制造基地简介

支持范围：Malta实际制造基地；只用于厂址及运营角色，不把规划封装中心算为现役逻辑Fab。

<a id="source-l-gf-12lp"></a>

### [76] GlobalFoundries and BAE Systems Collaborate on Semiconductors for Space

[GlobalFoundries](https://gf.com/news-and-events/news/globalfoundries-and-bae-systems-collaborate-on-semiconductors-for-space/) · 发布：2025-11-19 · 核读：2026-10-23 · official / full-text

定位：正文前3段 / Malta与high-volume commercial 12LP

支持范围：Malta生产的12LP FinFET工艺平台及BAE RH12方案。

<a id="source-l-smic-beijing"></a>

### [77] 中芯北京环境信息公开方案

[中芯国际](https://www.smics.com/uploads/bjhjxxfa.pdf) · 发布：未注明 · 核读：2026-10-24 · official / full-text

定位：p.1 企业基本情况与表1

支持范围：企业名、北京经济技术开发区文昌大道18号、2004年9月投运、12英寸IC。web读取403后，以本机HTTPS成功获取PDF并提取p.1正文核实；未补填工艺节点。

<a id="source-l-smic-annual"></a>

### [78] 中芯国际2025年年度报告

[中芯国际 / 巨潮资讯](https://static.cninfo.com.cn/finalpage/2026-03-27/1225037057.PDF) · 发布：2026-03-27 · 核读：2026-10-23 · filing / full-text

定位：印刷pp.34、80、205；主要子公司、环境披露名单、业务性质

支持范围：中芯北京与中芯北方/京城是不同主体；中芯北京制造销售半导体的持续主体核对，非某GPU代工证明。

<a id="source-l-intel-fab34-location"></a>

### [79] Intel Ireland Begins Intel 4 Production (Replay)

[Intel](https://www.intel.com/content/www/us/en/newsroom/news/ireland-begins-intel-4-production-livestream-replay.html) · 发布：2023-09-29 · 核读：2026-10-24 · official / full-text

定位：网页正文首段 On Sept. 29, 2023 / Fab 34 in Leixlip

支持范围：仅读回放页正文，用于Fab 34地点与2023 Intel 4量产事件；未观看回放视频。

<a id="source-s-ms-ram"></a>

### [80] DRAM overview and FAQs

[Samsung Semiconductor](https://semiconductor.samsung.com/dram/) · 发布：未注明 · 核读：2026-10-23 · official / full-text

定位：FAQ：Is DRAM the same as RAM?；Which memory technology is better, DRAM or SRAM?；产品分类

支持范围：SRAM/DRAM单元与用途、DDR/LPDDR/HBM的分类。未给特定厂区良率。

<a id="source-s-ms-memory-ip"></a>

### [81] Memory Compilers IP

[Synopsys](https://www.synopsys.com/designware-ip/memories-logic-libraries/sram-memory-compilers.html) · 发布：未注明 · 核读：2026-10-23 · official / full-text

定位：Overview；Datasheets & Highlights；Integrated memory test and repair

支持范围：嵌入式SRAM编译器、代工工艺适配、PVT及测试修复；不证明某CPU/GPU采用该供应商IP。

<a id="source-s-ms-gsi"></a>

### [82] GSI Technology FY2026 Form 10-K

[GSI Technology / SEC](https://www.sec.gov/Archives/edgar/data/1126741/000110465926070962/gsit-20260331x10k.htm) · 发布：2026-06-05 · 核读：2026-10-23 · filing / full-text

定位：Item 1，Manufacturing，文内pp.13–14

支持范围：独立SRAM产品和TSMC代工、工艺与封测；只读相关业务和制造章节。

<a id="source-s-ms-samsung-p2"></a>

### [83] Samsung Begins Mass Production of 16Gb LPDDR5 DRAM at World’s Largest Semiconductor Line

[Samsung Electronics](https://news.samsung.com/us/16gb-lpddr5-dram-largest-semiconductor/) · 发布：2020-08-31 · 核读：2026-10-23 · official / full-text

定位：开头三段；Expanding Manufacturing Capacity in Pyeongtaek Complex

支持范围：平泽P2已投产的历史证据：1z EUV LPDDR5。不能将该代际视为2026全厂唯一产品。

<a id="source-s-ms-samsung-hbm4"></a>

### [84] Samsung Ships Industry-First Commercial HBM4 With Ultimate Performance for AI Computing

[Samsung Electronics](https://news.samsung.com/global/samsung-ships-industry-first-commercial-hbm4-with-ultimate-performance-for-ai-computing) · 发布：2026-02-12 · 核读：2026-10-23 · official / full-text

定位：正文首三段及logic base die说明

支持范围：公司宣布HBM4商业出货、1c DRAM与4nm逻辑底座；stable yields没有给出厂区/型号/期间的百分比。

<a id="source-s-ms-sk-tsmc"></a>

### [85] SK hynix Partners with TSMC to Strengthen HBM Technological Leadership

[SK hynix](https://news.skhynix.com/en/sk-hynix-partners-with-tsmc-to-strengthen-hbm-technological-leadership/) · 发布：2024-04-19 · 核读：2026-10-23 · official / full-text

定位：正文base die、TSV定义、CoWoS定义与合作段落

支持范围：HBM4底座与DRAM核心裸片的分工；公告当时为合作及2026目标，不将全部HBM归为TSMC生产。

<a id="source-s-ms-sk-stack"></a>

### [86] From HBM to eSSD: How SK hynix is charting the future of full-stack memory

[SK hynix](https://news.skhynix.com/en/hbm-to-essd/) · 发布：2026-07-08 · 核读：2026-10-23 · official / full-text

定位：AI-DRAM portfolio；Production and packaging infrastructure

支持范围：DDR5、LPDDR5X及M15X DRAM与P&T7封装的不同角色。

<a id="source-s-ms-sk-m15x"></a>

### [87] SK hynix Announces 2Q26 Financial Results

[SK hynix](https://news.skhynix.com/en/q2-2026-business-results/) · 发布：2026-07-29 · 核读：2026-10-23 · official / full-text

定位：产能投资段：accelerating the mass production schedule for M15X

支持范围：只取M15X量产排程加速及清洁室投资说明；未采用新闻稿财务数字或推断实际月产能。

<a id="source-s-ms-sk-muf"></a>

### [88] How MR-MUF’s Heat Control Breakthrough Elevated HBM to New Heights

[SK hynix](https://news.skhynix.com/en/rulebreaker-revolutions-mr-muf-unlocks-hbm-heat-control/) · 发布：2024-07-30 · 核读：2026-10-23 · official / full-text

定位：正文首段后的MR-MUF及HBM定义、热管理讨论

支持范围：回流焊连接、EMC填充和堆叠散热；不作为独立良率百分比证据。

<a id="source-s-ms-micron26"></a>

### [89] Micron FY2026 Form 10-K

[Micron / SEC](https://www.sec.gov/Archives/edgar/data/723125/000072312526000023/mu-20260903.htm) · 发布：未注明 · 核读：2026-10-23 · filing / full-text

定位：Item 1 Products pp.7–10；Manufacturing/Capital Investments p.60；Note 15政府激励

支持范围：DRAM/HBM/LPDDR产品与广岛扩建：2026年7月开工，预计2028末初始产出；仅阅读这些相关章节。

<a id="source-s-ms-cxmt"></a>

### [90] 公司与发展历程

[长鑫存储](https://www.cxmt.com/about.html) · 发布：未注明 · 核读：2026-10-23 · official / full-text

定位：公司简介；2016–2022发展历程

支持范围：IDM定位、合肥基地工程样品和商业化历史；不把总部地址当作新厂产能证据。

<a id="source-s-ms-cxmt-g5"></a>

### [91] 长鑫存储第五代技术平台正式量产 实现微缩工艺新突破

[长鑫存储](https://www.cxmt.com/news/info_97.html) · 发布：2026-09-20 · 核读：2026-10-23 · official / full-text

定位：核心工艺实现突破性创新；新一代产品性能跃升；DPW脚注

支持范围：G5与24Gb LPDDR5X量产自述、四重曝光及电容结构；DPW提升不是成品良率，也不指明在哪个厂生产。

<a id="source-s-ms-ymtc"></a>

### [92] Company Profile

[YMTC](https://www.ymtc.com/en/aboutus.html) · 发布：未注明 · 核读：2026-10-23 · official / excerpt

定位：Company Vision；Milestones 2018–2025

支持范围：已读搜索返回的官网正文节选：武汉IDM、3D NAND及量产历史。直接打开返回验证页，未宣称通读官网。

<a id="source-s-ms-xtacking"></a>

### [93] Yangtze Memory Technologies Introduces New 3D NAND Architecture — Xtacking

[YMTC](https://www.ymtc.com/en/news/35.html) · 发布：2018-08-06 · 核读：2026-10-23 · official / excerpt

定位：搜索返回官网正文中periphery circuits与array wafer段

支持范围：分开加工CMOS外围与阵列晶圆再电连接的架构；直接页面验证阻断，证据范围仅为可读正文节选。

<a id="source-s-ms-k2"></a>

### [94] Kioxia and Sandisk Begin Production of 10th-Generation 3D Flash Memory Products at Kitakami Plant Fab2

[Kioxia / Sandisk](https://www.kioxia.com/en-jp/about/news/2026/20260703-2.html) · 发布：2026-07-03 · 核读：2026-10-23 · official / full-text

定位：正文第1–5段及Kioxia Iwate负责人引述

支持范围：K2运营主体、8代与10代生产阶段、CBA；不将begin production升级为所有产品全面达产。

<a id="source-s-ms-jv"></a>

### [95] Kioxia and Sandisk Extend Yokkaichi Joint Venture Agreement Through 2034

[Kioxia / Sandisk](https://apac.kioxia.com/en-apac/about/news/2026/20260130-1.html) · 发布：2026-01-30 · 核读：2026-10-23 · official / full-text

定位：合资期限、manufacturing services及最后的co-development/joint investments段

支持范围：四日市及北上合资框架、共同研发投资与Kioxia制造服务；不将SanDisk说成独自运营整个工厂。

<a id="source-s-ms-sandisk-split"></a>

### [96] Sandisk Corporate Separation and Brand FAQ

[Sandisk](https://www.sandisk.com/sandisk-separation-faqs) · 发布：未注明 · 核读：2026-10-23 · official / full-text

定位：What does the separation mean for Sandisk?

支持范围：2025-02-24完成与Western Digital分拆；品牌名不能单独证明现有制造主体。

<a id="source-s-ms-intel-nand"></a>

### [97] Intel FY2025 Form 10-K — NAND Memory Business

[Intel / SEC](https://www.sec.gov/Archives/edgar/data/50863/000005086326000011/intc-20251227.htm) · 发布：未注明 · 核读：2026-10-23 · filing / full-text

定位：Note 10：Acquisitions and Divestitures，NAND Memory Business

支持范围：2021第一阶段及2025-03-27第二阶段交割已完成；仅阅读该出售章节。

<a id="source-s-ms-solidigm"></a>

### [98] Introducing Solidigm — A Market Leader in NAND Flash Technology

[Solidigm](https://news.solidigm.com/en-WW/212941-introducing-solidigm-a-market-leader-in-nand-flash-technology/) · 发布：2021-12-30 · 核读：2026-10-23 · official / full-text

定位：开头三段

支持范围：Intel SSD业务形成SK hynix美国子公司；不是Kioxia–SanDisk合资企业。

<a id="source-s-ms-micron-cua"></a>

### [99] First to market, second to none: The world’s first 232-layer NAND

[Micron](https://www.micron.com/about/blog/memory/nand/first-to-market-second-to-none-the-worlds-first-232-layer-nand) · 发布：未注明 · 核读：2026-10-23 · official / full-text

定位：Building up, not out；Featuring more performance, better QoS

支持范围：以2022年232层产品解释CuA与多plane；只作为工艺原理历史例子，不代表Micron当前最高层数。

<a id="source-s-ms-ymtc-permit"></a>

### [100] 长江存储国家存储器基地项目（一期）规划验收合格证

[武汉市自然资源和规划局](https://spxx.zrzyhgh.wuhan.gov.cn/showSgsJyh.asp?cid=2255&instanceID=SX20190802005873&type=1) · 发布：2019-07-29 · 核读：2026-10-24 · official / full-text

定位：行政相对人、项目名称、许可决定日期和许可机关

支持范围：武汉基地一期的主体及规划验收；规划验收不等于给出晶圆产能或产品良率。

<a id="source-s-ms-ti-sm1"></a>

### [101] Texas Instruments begins production at its newest 300mm semiconductor manufacturing facility in Sherman, Texas

[Texas Instruments](https://www.ti.com/about-ti/newsroom/news-releases/2025/texas-instruments-begins-production-at-its-newest-300mm-semiconductor-manufacturing-facility-in-sherman-texas.html) · 发布：2025-12-17 · 核读：2026-10-23 · official / full-text

定位：What’s new；Why it matters；TI in Sherman

支持范围：SM1已经投产、按需求爬坡；四厂总体规划不等于四厂全部投产。

<a id="source-s-ms-ti-ar"></a>

### [102] Texas Instruments 2025 Annual Report

[Texas Instruments](https://investor.ti.com/static-files/fc9d9346-cf77-40db-902a-e9961e9c5736) · 发布：未注明 · 核读：2026-10-23 · filing / full-text

定位：PDF p.13，Manufacturing；PDF p.2致股东信

支持范围：TI自厂＋选择性外包制造，以及2030自制晶圆目标不是当前比例；只读这些章节。

<a id="source-s-ms-adi-pcn"></a>

### [103] PCN 26_0033 — Qualification of Wafer Fabrication Site Analog Devices Limerick for XF65 Products

[Analog Devices](https://www.analog.com/media/en/PCN/ADI_PCN_26_0033_Rev_-_Form.pdf) · 发布：2026-03-06 · 核读：2026-10-23 · official / full-text

定位：PDF pp.1、3：生效日、Description Of Change、Appendix A

支持范围：Limerick XF65流程及AD8208/AD8209/AD821x等受影响型号；XF65不由名称推断为65nm逻辑节点。

<a id="source-s-ms-adi-tsmc"></a>

### [104] Analog Devices Strengthens Capacity and Resiliency Through Expanded Partnership with TSMC

[Analog Devices](https://investor.analog.com/news-releases/news-release-details/analog-devices-strengthens-capacity-and-resiliency-through) · 发布：2024-02-22 · 核读：2026-10-23 · official / full-text

定位：正文前四段及副标题

支持范围：ADI通过TSMC/JASM取得长期晶圆容量安排，40nm及更小节点；不证明已完成每款产品量产导入。

<a id="source-s-ms-ifx-villach"></a>

### [105] Infineon Austria Company Presentation

[Infineon Austria](https://www.infineon.com/assets/row/public/documents/regions/austria/ifat-company-presentation-en.pdf) · 发布：2026-08-06 · 核读：2026-10-23 · official / full-text

定位：PDF pp.11、13–15，Innovation Fab Villach

支持范围：Si/SiC/GaN角色、300mm薄硅及GaN首批客户产品时间；是公司自述，不披露厂区型号良率。

<a id="source-s-ms-ifx-gan"></a>

### [106] Infineon succeeds in developing world’s first 300 mm power gallium nitride wafer technology

[Infineon](https://www.infineon.com/assets/row/public/documents/corporate/press/press-releases/business-financial-press/2024/worlds-first-300-mm-power-gan-technology.pdf) · 发布：2024-09-11 · 核读：2026-10-23 · official / full-text

定位：PDF p.2，integrated pilot line及existing 300mm silicon段

支持范围：2024 Villach试验线证据与设备兼容策略，不能停留在2024状态而忽略2026资料。

<a id="source-s-ms-ifx-amkor"></a>

### [107] Infineon and Amkor deepen partnership and strengthen supply chain in Europe

[Infineon / Amkor](https://www.infineon.com/press-release/2024/infxx202404-087) · 发布：2024-04-08 · 核读：2026-10-23 · official / full-text

定位：正文前三段

支持范围：Porto专用封装测试中心合作、Amkor运营与Infineon工程支持；公告预计2025启动，不单凭此认定实际开线日。

<a id="source-s-ms-ifx-manufacturing"></a>

### [108] Manufacturing at Infineon — GSA Asia Pacific Executive Forum

[Infineon / GSA](https://www.gsaglobal.org/events/wp-content/uploads/sites/10/2025/01/sp2-alexander-gorski-infienon-2025-11-05_gsa_apef_tw_keynote_final.pdf) · 发布：2025-11-05 · 核读：2026-10-23 · official / full-text

定位：PDF pp.8、11，制造网络及supplier partnerships

支持范围：自有制造与foundry/OSAT伙伴并存；只读制造与伙伴章节，不取营销优越性或失效率为良率。

<a id="source-s-ms-st-bcd"></a>

### [109] BCD: Bipolar-CMOS-DMOS

[STMicroelectronics](https://www.st.com/content/st_com/en/about/innovation-and-technology/bcd.html) · 发布：未注明 · 核读：2026-10-23 · official / full-text

定位：BCD: a key technology for power integrated circuits；三类器件；平台清单

支持范围：同片集成模拟、逻辑与功率器件、不同电压与节点的组合；平台目录不证明特定客户采用。

<a id="source-s-ms-st-network"></a>

### [110] Manufacturing strategic programs

[STMicroelectronics](https://www.st.com/content/st_com/en/about/manufacturing-at-st/our-strategic-programs.html) · 发布：未注明 · 核读：2026-10-23 · official / full-text

定位：Advanced 300mm silicon；Advanced 200mm silicon carbide；Maintaining supply continuity and quality

支持范围：Agrate模拟/BCD、Catania 200mm SiC升级、GaN-on-silicon及迁移认证；页面未标发布日期。

<a id="source-s-ms-st-outsourcing"></a>

### [111] Sustainability at a glance 2025

[STMicroelectronics](https://www.st.com/content/dam/aboutus/sustainability/reports/pdf/at-a-glance/st-sustainability-at-a-glance-2025-en.pdf) · 发布：未注明 · 核读：2026-10-23 · official / full-text

定位：PDF p.7，Main steps in our value chain、Outsourcing

支持范围：ST外部硅代工及OSAT补充前后段能力，电测分选与封装流程。只读该流程页。

<a id="source-s-ms-st-catania"></a>

### [112] STMicroelectronics to build the world’s first fully integrated silicon carbide facility in Italy

[STMicroelectronics](https://newsroom.st.com/media-center/press-item.html/c3262.html) · 发布：2024-05-31 · 核读：2026-10-23 · official / full-text

定位：正文校园流程、投产/达产计划；Additional information

支持范围：200mm SiC衬底至器件/模块一体化；2026投产与2033达产为当时目标，不把目标当已兑现。

<a id="source-s-ms-on-ar"></a>

### [113] onsemi FY2025 Form 10-K

[onsemi / SEC](https://www.sec.gov/Archives/edgar/data/1097864/000109786426000006/on-20251231.htm) · 发布：2026-02-09 · 核读：2026-10-23 · filing / full-text

定位：Resources / Manufacturing and Design Operations，pp.11–12；风险p.17

支持范围：Hudson生长SiC晶锭，其他工厂制造晶圆与器件；自有产线与第三方晶圆/封测并存。

<a id="source-s-ms-on-sic"></a>

### [114] Fully Vertically Integrated Silicon Carbide Ecosystem for E-Mobility

[onsemi](https://www.onsemi.com/company/newsroom/blog/automotive/fully-vertically-integrated-silicon-carbide-ecosystem-for-e-mobility) · 发布：未注明 · 核读：2026-10-23 · official / full-text

定位：From Crystal to System；defect scanning before and after epitaxial growth

支持范围：SiC晶体、衬底、外延、器件和模块分工及缺陷扫描；宣传中的zero defect不作为生产良率。

<a id="source-s-ms-hh-bcd"></a>

### [115] Hua Hong Semiconductor 2025 Annual Report

[Hua Hong Semiconductor / HKEX](https://www.hkexnews.hk/listedco/listconews/sehk/2026/0409/2026040901618_c.pdf) · 发布：2026-04-09 · 核读：2026-10-23 · filing / excerpt

定位：搜索返回的文内p.38，Directors’ Report：Analog & PM平台

支持范围：已读官方年报正文节选：90nm BCD稳定量产、0.18um BCD 120V开发及BCD+eFlash；直接PDF打开失败，未通读。

<a id="source-s-ms-smic-bcd"></a>

### [116] 中芯国际2024年年度报告

[中芯国际](https://www.smics.com/uploads/67f640fd/688981.pdf) · 发布：未注明 · 核读：2026-10-23 · filing / excerpt

定位：搜索返回文内p.16，90nm BCD及8英寸BCD/模拟平台研发项目表

支持范围：已读表格节选：低压BCD已量产与90nm研发阶段分开。只作历史平台证据，不宣称2026所有平台达产。

<a id="source-s-ms-gf-ar"></a>

### [117] GlobalFoundries 2025 Form 20-F

[GlobalFoundries / SEC](https://www.sec.gov/Archives/edgar/data/1709048/000170904826000022/gfs-20251231.htm) · 发布：未注明 · 核读：2026-10-24 · filing / full-text

定位：Item 4D，文内pp.42–43，manufacturing facilities and key technologies表

支持范围：表中300mm Malta的SiPh生产标记；不将Burlington SiGe工艺与Malta Fotonix混同；只读制造/技术章节。

<a id="source-s-ms-gf-fotonix"></a>

### [118] Next-gen GF Fotonix: Redefining Flexibility, Bandwidth Upgrades & Full Turnkey Support

[GlobalFoundries](https://gf.com/news-and-events/blog/next-gen-gf-fotonix-redefining-flexibility-bandwidth-upgrades-full-turnkey-support/) · 发布：2025-03-26 · 核读：2026-10-24 · official / full-text

定位：Extreme flexibility；Doubling the bandwidth；Advanced Packaging and Photonics Center

支持范围：光子＋RF CMOS或光子单独流程，PDK/TSV/耦合；调制器良率改善没有给出可比百分比。

<a id="source-s-ms-gf-ecosystem"></a>

### [119] GlobalFoundries Announces Next Generation in Silicon Photonics Solutions

[GlobalFoundries](https://investors.gf.com/node/7606/pdf) · 发布：2022-03-07 · 核读：2026-10-23 · official / full-text

定位：PDF pp.1–2，合作名单及Customer and Partner support

支持范围：GF与Ayar等的具名平台合作，只作为合作事实，不以伙伴名单证明量产订单或独家关系。

<a id="source-s-ms-tower-ar"></a>

### [120] Tower Semiconductor 2025 Form 20-F

[Tower Semiconductor / SEC](https://www.sec.gov/Archives/edgar/data/928876/000117891326002318/zk2635149.htm) · 发布：未注明 · 核读：2026-10-23 · filing / full-text

定位：Item 4C–D，文内pp.36–37，Fab3及组织结构

支持范围：Newport Beach Fab3的运营主体、SiPho/SiGe/RF SOI平台；0.80–0.13um是工厂支持范围，非每款光子器件尺寸。

<a id="source-s-ms-tower-nvidia"></a>

### [121] Tower Semiconductor Teams with NVIDIA to Advance AI Infrastructure with 1.6T Data Center Optical Modules

[Tower Semiconductor](https://towersemi.com/2026/02/05/02052026/) · 发布：2026-02-05 · 核读：2026-10-23 · official / full-text

定位：正文前五段及NVIDIA负责人引述

支持范围：1.6T生态合作与foundry平台角色；不将Tower说成完整光模块品牌或指定采购厂区。

<a id="source-s-ms-tsmc-coupe"></a>

### [122] TSMC Debuts A13 Technology at 2026 North America Technology Symposium

[TSMC](https://pr.tsmc.com/system/files/newspdf/attachment/49337b40ff139d51d533076cf7a945b30e107e07/2026%20Tech%20Symposium%20(E)_Final_wmn.pdf) · 发布：2026-04-22 · 核读：2026-10-23 · official / full-text

定位：PDF p.2，TSMC-COUPE条目

支持范围：COUPE on substrate的2026生产里程碑计划；不推断具体厂区、客户验收或出货量。

<a id="source-s-ms-intel-oci"></a>

### [123] Intel Demonstrates First Fully Integrated Optical I/O Chiplet

[Intel](https://www.intel.com/content/www/us/en/newsroom/news/intel-unveils-first-integrated-optical-io-chiplet.html) · 发布：2024-06-26 · 核读：2026-10-24 · official / full-text

定位：How It Works；About Intel’s Leadership in Silicon Photonics；What’s Next

支持范围：PIC/EIC与混合激光集成，2024 OCI为原型；既有可插拔PIC出货不能用来证明OCI已量产。

<a id="source-s-ms-lite-eml"></a>

### [124] EMLs: The Unsung Heroes Powering AI’s Digital Arteries

[Lumentum](https://www.lumentum.com/en/blog/emls-unsung-heroes-powering-ais-digital-arteries) · 发布：2026-02-10 · 核读：2026-10-24 · official / full-text

定位：Understanding EML Technology；Reliability Challenges；Lumentum’s Edge

支持范围：InP DFB＋EAM结构、外延/热可靠性、具名晶圆厂网络；未披露每个厂区产品分配或良率。

<a id="source-s-ms-lite-ar"></a>

### [125] Lumentum FY2026 Form 10-K

[Lumentum / SEC](https://www.sec.gov/Archives/edgar/data/1633978/000162828026057358/lite-20260627.htm) · 发布：未注明 · 核读：2026-10-23 · filing / full-text

定位：Item 1 Manufacturing；Item 2 Properties，文内p.39

支持范围：自厂/外包制造及2024年7月购买Sagamihara晶圆厂土地楼宇；只读制造和不动产章节。

<a id="source-s-ms-lite-els"></a>

### [126] Lumentum to Demonstrate DWDM ELSFP Laser Module for OCI MSA Applications at ECOC 2026

[Lumentum](https://investor.lumentum.com/financial-news-releases/news-details/2026/Lumentum-to-Demonstrate-DWDM-ELSFP-Laser-Module-for-OCI-MSA-Applications-at-ECOC-2026/default.aspx) · 发布：2026-09-21 · 核读：2026-10-24 · official / full-text

定位：正文external laser source段；already in production及initial availability段

支持范围：UHP平台已生产，新八波长DWDM ELSFP当时演示、预计2027上半年初始可供；不是同一成熟度。

<a id="source-s-ms-cohr-inp"></a>

### [127] 6-inch InP capability bringing unprecedented scale to Photonics

[Coherent](https://www.coherent.com/news/blog/indium-phosphide-wafer-fab) · 发布：2024-12-09 · 核读：2026-10-23 · official / full-text

定位：Sherman/Järfälla厂区；Larger InP Wafers；现有产品迁移

支持范围：6英寸能力与迁移路线、EML/CW应用；面积和成本改善不转换为良率百分比。

<a id="source-s-ms-cohr-chips"></a>

### [128] Coherent Announces a CHIPS Letter of Intent for $50 Million to Expand Manufacturing Facility

[Coherent](https://ir.coherent.com/node/17061/pdf) · 发布：2026-06-16 · 核读：2026-10-24 · official / full-text

定位：PDF p.1，Expanding the Foundation of AI Infrastructure及首段扩建目标

支持范围：Sherman已有6英寸量产平台及扩产目标；四倍产能是完成后目标，资金为意向不是已拨付。

<a id="source-s-ms-cohr-nist"></a>

### [129] CHIPS Program Letter of Intent with Coherent to Expand Indium Phosphide Production

[U.S. Department of Commerce / NIST](https://www.nist.gov/system/files/documents/2026/06/16/CHIPS%20Coherent%20Press%20Release%202026-06-16_Final%20Version.pdf) · 发布：2026-06-16 · 核读：2026-10-24 · official / full-text

定位：PDF p.1首四段

支持范围：政府原件交叉核对Sherman 150mm InP量产设施及扩建；非产品级良率证据。

<a id="source-s-ms-samsung-nand"></a>

### [130] Samsung Electronics Begins Industry's First Mass Production of 9th-Gen V-NAND

[Samsung Electronics](https://semiconductor.samsung.com/news-events/news/samsung-electronics-begins-industrys-first-mass-production-of-9th-gen-v-nand/) · 发布：2024-04-23 · 核读：2026-10-24 · official / full-text

定位：正文第1段及channel hole etching段（网页行207–213）

支持范围：仅核对Samsung有自研量产NAND业务与垂直通道刻蚀角色，不指认2026最新代际或某厂区。